显示源文件讨论修订记录反向链接回到顶部 Share via Share via...最近更改Send via e-Mail打印Permalink × 用在FPGA上的开源代码（来自icoboard.org） 以ESP32为例的典型嵌入式SoC的内部功能模块 通信相关 业余高频SDR收发模块项目链接 SDR的Verilog代码 用Verilog编写的基于Cyclone III的VHF SDR接收器 用Verilog编写的基于Cyclone III的FM Radiosender 在github上的无线电信号处理组件 用Verilog实现的GPS接收器 音、视频相关 声音合成器OPL3 吉他效果引擎（VHDL）链接 VGA摄像头模块OV7670接口 VGA模式发生器 用VHDL写的H.264视频编码器 用Verilog写的H.265视频编码器 将数码相机连接到PMOD 用于MIPI显示的2D图形控制器 用于嵌入式MCU的2D图形控制器 JESD204B高速接口 用Verilog实现的ieee 754浮点库 RISC-V相关 icoSoC Risc-V微控制器，在icoBoard上运行接口 搭乘无序的Risc-V CPU V-Scale Risc-V CPU实现 完整的32位Risc-V SoC，具有大量外设 Risc-V CPU（来自Vectorblox） 通用处理器 用Verilog实现的Lisp MCU Zip CPU，一个用于FPGA的小型CPU manycore SoC组件 一个完整的CPU，SPI，VGA，串口 Bexkat1 32位CPU 带游戏机的68000 CPU 6502 CPU核心（Verilog） M32632 32位CPU（Verilog） GPU 一个开源的Verilog GPU实现（不适合icoBoard）和描述 许多完整的传统家庭计算机系统在Verilog中实现，如Acorn Archimedes 一个带调试器连接的小型CPU Amstrad家用电脑仿真器（VHDL版） 存储器管理 SDRAM控制器 用于SDRAM控制器的Verilog代码 用在小容量FPGA上的SDRAM控制器（VHDL）的Verilog代码 测量相关 基于FPGA的逻辑分析仪 - Sump2 其它 不用乘法器的乘法FFT和FIR Verilog发生器 用于10 GBit以太网的TCP/IP协议栈 SATA for Elphel Camera项目 AXI总线开源实现（Xilinx上的SystemVerilog） 一些FPGA项目，如带有Verilog源代码的PMOD（似乎是VHDL） 频率计数器 数字伺服 I2S输出（VHDL） FPGA中的浮点数学（VHDL生成器） 红外接收器 小型游戏机，模拟CPU上的游戏 CMAC使用AES作为分组密码来键控散列函数
