差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
verilog [2019/03/25 16:41] gongyu |
verilog [2019/03/25 16:42] (当前版本) gongyu |
||
|---|---|---|---|
| 行 25: | 行 25: | ||
| * [[抽象级别]] | * [[抽象级别]] | ||
| - | | ||
| #### 重要概念 | #### 重要概念 | ||
| * [[wire & reg]] | * [[wire & reg]] | ||
| 行 31: | 行 30: | ||
| * [[verilog语法结构]] | * [[verilog语法结构]] | ||
| * [[模块例化]] | * [[模块例化]] | ||
| - | |||
| #### Verilog关键字 | #### Verilog关键字 | ||
| 行 51: | 行 49: | ||
| | [[wor ]] | [[xnor]] | [[xor ]] | | | [[wor ]] | [[xnor]] | [[xor ]] | | ||
| - | | ||
| #### 可综合语句 | #### 可综合语句 | ||
| 要保证Verilog HDL赋值语句的可综合性，在建模时应注意以下要点： | 要保证Verilog HDL赋值语句的可综合性，在建模时应注意以下要点： | ||