差别
这里会显示出您选择的修订版和当前版本之间的差别。
|
verilog基础 [2017/09/10 13:26] gongyu 创建 |
verilog基础 [2017/09/10 13:27] (当前版本) gongyu |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ===3.2 硬件描述语言=== | ||
| 在设计FPGA逻辑中有两种硬件设计语言（HDL）可以选择，一种是[[Verilog]] HDL，还有一种是VHDL，在我们的设计中选用普及率更广，更容易上手的[[Verilog]]，具体如何使用，可以参考如下的几个PPT教程： | 在设计FPGA逻辑中有两种硬件设计语言（HDL）可以选择，一种是[[Verilog]] HDL，还有一种是VHDL，在我们的设计中选用普及率更广，更容易上手的[[Verilog]]，具体如何使用，可以参考如下的几个PPT教程： | ||
| * {{:100_2_digitalcircuitlab_vlog1.pdf|数字电路实验室Verilog教程}} | * {{:100_2_digitalcircuitlab_vlog1.pdf|数字电路实验室Verilog教程}} | ||
| 行 6: | 行 5: | ||
| * {{:ecbc_verilog.pptx|ECBC培训教程PPT}} | * {{:ecbc_verilog.pptx|ECBC培训教程PPT}} | ||
| * {{:verilogreference.pdf|Verilog语法快速参考}} | * {{:verilogreference.pdf|Verilog语法快速参考}} | ||
| - | === 3.3 代码规范 === | + | === 代码规范 === |
| 规范的代码风格一方面能体现你足够专业，另一方面也是最重要的一方面，代码的规范性有利于开发交流，让代码的可读性大大增强，也有利于降低代码的出错率。 | 规范的代码风格一方面能体现你足够专业，另一方面也是最重要的一方面，代码的规范性有利于开发交流，让代码的可读性大大增强，也有利于降低代码的出错率。 | ||
| * [[硬禾实战营Verilog代码规范]] | * [[硬禾实战营Verilog代码规范]] | ||
| - | \\ | ||