差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
uart串口模块 [2018/11/05 12:10] gongyu |
uart串口模块 [2020/01/18 21:39] (当前版本) gongyu |
||
---|---|---|---|
行 1: | 行 1: | ||
- | ======基于STEP FPGA的UART串口通信模块驱动====== | + | ### 基于STEP FPGA的UART串口通信模块驱动 |
本节将和大家一起使用[[FPGA]]驱动底板上的[[UART]]接口通信。 | 本节将和大家一起使用[[FPGA]]驱动底板上的[[UART]]接口通信。 | ||
- | + | --- | |
- | ====硬件说明==== | + | #### 硬件说明 |
- | ------- | + | |
通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),通常称作[[UART]],是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。 | 通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),通常称作[[UART]],是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。 | ||
\\ | \\ | ||
行 22: | 行 21: | ||
\\ | \\ | ||
本设计共有四个模块,一个top模块,一个baud模块,一个接收模块和一个发送模块,大家可以根据自己的需求进行调整。 | 本设计共有四个模块,一个top模块,一个baud模块,一个接收模块和一个发送模块,大家可以根据自己的需求进行调整。 | ||
- | ====Verilog代码==== | + | |
- | ------ | + | --- |
+ | #### Verilog代码 | ||
<code verilog> | <code verilog> | ||
// -------------------------------------------------------------------- | // -------------------------------------------------------------------- | ||
行 320: | 行 321: | ||
</code> | </code> | ||
- | ====小结==== | + | --- |
- | ------ | + | #### 小结 |
本节主要为大家讲解了[[UART]]通信的原理及软件设计,需要大家掌握的同时自己创建工程,通过整个设计流程,生成[[FPGA]]配置文件加载测试。 | 本节主要为大家讲解了[[UART]]通信的原理及软件设计,需要大家掌握的同时自己创建工程,通过整个设计流程,生成[[FPGA]]配置文件加载测试。 | ||
\\ | \\ | ||
如果你对Diamond软件的使用不了解,请参考这里:[[lattice_diamond的使用|Diamond的使用]]。 | 如果你对Diamond软件的使用不了解,请参考这里:[[lattice_diamond的使用|Diamond的使用]]。 | ||
- | ====相关资料==== | + | --- |
- | ------ | + | #### 相关资料 |
- | \\ | + | |
使用[[STEP-MXO2第二代]]的UART通信程序: 后续会有下载连接 待更新 | 使用[[STEP-MXO2第二代]]的UART通信程序: 后续会有下载连接 待更新 | ||
\\ | \\ | ||
使用[[STEP-MAX10]]的UART通信程序: 后续会有下载连接 待更新 | 使用[[STEP-MAX10]]的UART通信程序: 后续会有下载连接 待更新 | ||
\\ | \\ |