差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
tproject1.2 [2019/05/18 11:10] jiahao |
tproject1.2 [2019/05/23 17:58] (当前版本) jiahao |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | 支持树莓派和小脚丫FPGA的双通道高速数据采集系统 | + | #### 支持树莓派和小脚丫FPGA的双通道高速数据采集系统 |
| --- | --- | ||
| + | 项目参与人员： | ||
| + | * 复旦大学硕士研究生[[page_jiahao.li|李佳豪]] | ||
| + | * 即将就读南昌大学硕士研究生的[[page_yue.zhang|张玥]] | ||
| + | * 中国矿业大学硕士研究生[[page_shuai.liu|刘帅]] | ||
| - | 项目参与人员及分工： | + | {{ :pnqlu6rgqwmoh7sxfibwsq.jpg |}} |
| - | * [[page_shuai.liu|刘帅]] | + | |
| - | * [[page_jiahao.li|李佳豪]] | + | |
| - | * [[page_yue.zhang|张玥]] | + | |
| --- | --- | ||
| 行 42: | 行 44: | ||
| - | #### 一、各部分说明： | + | #### 一、各部分说明 |
| - | ##### 1. ADC子板 | + | ##### 1. ADC子板:完成模拟信号到数字信号的转变,如下图所示。 |
| - | + | ||
| - | ###### 整块ADC板进行模拟到数字信号的转变，如下图所示： | + | |
| {{ :adc设计.jpg |}} | {{ :adc设计.jpg |}} | ||
| - | ##### 2. FPGA板： FPGA板功能框图如下： | + | ##### 2. FPGA板： FPGA板功能框图如下。 |
| {{ :fpga板.png |}} | {{ :fpga板.png |}} | ||
| 行 55: | 行 55: | ||
| * SPI接口 | * SPI接口 | ||
| - | #### 二、关键元器件选择： | + | #### 二、关键元器件选择 |
| {{ :芯片采购清单.png |}} | {{ :芯片采购清单.png |}} | ||
| 行 79: | 行 79: | ||
| #### PCB制造 | #### PCB制造 | ||
| ##### BOM表 | ##### BOM表 | ||
| - | * ADC子板BOM表 | + | * ADC子板BOM表{{:adc_bom.xlsx|}} |
| - | * FPGA子板BOM表 | + | * FPGA子板BOM表{{:fpga_bom.xlsx|}} |
| ##### PCB板图 | ##### PCB板图 | ||
| 行 105: | 行 105: | ||
| #### FPGA连接和Verilog编程 | #### FPGA连接和Verilog编程 | ||
| - | * FPGA控制衰减放大电路 {{:fpga_control_adc_tcr.dir.zip|}} | + | * FPGA控制衰减放大电路 {{:fpga-control-adc.zip|}} |
| - | * ADC采集 {{:fpga_adc_tcr.dir.zip|}} | + | * ADC采集 {{:fpga-adc.zip|}} |
| * UART串口 {{:uart.zip|}} | * UART串口 {{:uart.zip|}} | ||
| 行 152: | 行 152: | ||
| #### 系统测试 | #### 系统测试 | ||
| - | * ADC芯片测试：{{ :led2.mp4 |} | + | |
| - | * FPGA串口通信测试：当正负压差都达到0.7V左右之后，达到饱和，由此可以推断出ADC的处理电压差在0.75V左右。{{ :led灯变化.png |}} | + | * ADC芯片测试 |
| + | |||
| + | {{ :led11.mp4 |}} | ||
| + | {{ :led2.mp4 |}} | ||
| + | |||
| + | {{ :led灯变化.png |}} | ||
| + | |||
| + | 当正负压差都达到0.7V左右之后，达到饱和，由此可以推断出ADC的处理电压差在0.75V左右。 | ||
| + | |||
| + | * FPGA串口通信测试： | ||
| + | |||
| + | {{ :串口数据.png |}} | ||
| + | |||
| | | ||
| 行 207: | 行 220: | ||
| * JTAG | * JTAG | ||
| * [[http://www.stepfpga.com/doc/jtag|]] | * [[http://www.stepfpga.com/doc/jtag|]] | ||
| - | * 滤波器运放的选择AD8651 | + | * [滤波器运放的选择AD8651](https://www.analog.com/cn/products/ad8651.html) |
| - | * [[https://www.analog.com/cn/products/ad8651.html]] | + | * [4通道单独控制双路信号ADG611](https://www.analog.com/media/en/technical-documentation/data-sheets/ADG611_612_613.pdf) |
| - | * 4通道单独控制双路信号ADG611 | + | * [多路开关选择器TS3A5017](https://www.sparkfun.com/datasheets/BreakoutBoards/TS3A5017.pdf) |
| - | * [[https://www.analog.com/media/en/technical-documentation/data-sheets/ADG611_612_613.pdf]] | + | * [高速缓冲器LMH6559](http://www.ti.com/lit/ds/symlink/lmh6559.pdf) |
| - | * 多路开关选择器TS3A5017 | + | * [差分放大器ADA4932](https://www.analog.com/media/en/technical-documentation/data-sheets/ADA4932-1_4932-2.pdf) |
| - | * [[https://www.sparkfun.com/datasheets/BreakoutBoards/TS3A5017.pdf]] | + | |
| - | * 高速缓冲器LMH6559 | + | |
| - | * [[http://www.ti.com/lit/ds/symlink/lmh6559.pdf]] | + | |
| - | * 差分放大器LMH6559 | + | |
| - | * [[https://www.analog.com/media/en/technical-documentation/data-sheets/ADA4932-1_4932-2.pdf]] | + | |