差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录 前一修订版
stepmxo2-lab3 [2018/08/28 15:32]
group001 [实验步骤] 		stepmxo2-lab3 [2018/08/28 16:54] (当前版本)
group001 [Verilog HDL建模描述]
行 16: 行 16:
 =====Verilog HDL建模描述===== =====Verilog HDL建模描述=====
 3变量表决器程序清单voter3.v\\ ​ 3变量表决器程序清单voter3.v\\ ​
 +<code verilog>
 +
 +
   module voter3   module voter3
     (     (
行 25: 行 28:
      ​assign led = (a&​b)|(b&​c)|(a&​c); ​  //​根据逻辑表达式得到表决结果      ​assign led = (a&​b)|(b&​c)|(a&​c); ​  //​根据逻辑表达式得到表决结果
   endmodule   endmodule
 +  </​code>​
 =====实验步骤===== =====实验步骤=====
   - 打开Lattice Diamond，建立工程。   - 打开Lattice Diamond，建立工程。