差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录 前一修订版
stepmxo2-lab11 [2018/08/28 16:32]
group001 [仿真结果和实验现象] 		stepmxo2-lab11 [2018/08/28 16:58] (当前版本)
group001 [Verilog HDL建模描述]
行 12: 行 12:
 用数据流描述实现的RS触发器\\ ​ 用数据流描述实现的RS触发器\\ ​
 程序清单rs_ff.v\\ ​ 程序清单rs_ff.v\\ ​
 +<code verilog>
   module rs_ff   module rs_ff
    ​( ​    ​( ​
行 29: 行 30:
  end  end
   endmodule   endmodule
 +  </​code>​
  ​仿真文件rs_ff_tb.v\\  ​仿真文件rs_ff_tb.v\\
 +<code verilog>
   `timescale 1ns/​100ps ​   //​仿真时间单位/​时间精度   `timescale 1ns/​100ps ​   //​仿真时间单位/​时间精度
    ​module rs_ff_tb(); ​          ​module rs_ff_tb(); ​      
行 63: 行 66:
              );              );
   endmodule   endmodule
 +  </​code>​
 =====实验步骤===== =====实验步骤=====
   - 打开Lattice Diamond，建立工程。   - 打开Lattice Diamond，建立工程。