差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- riscv_sp [2019/08/12 23:23]
gongyu 创建
+++ riscv_sp [2019/08/12 23:25] (当前版本)
gongyu
@@ 行 1: / 行 1: @@
-## RISC-V相关资源
+#### RISC-V 开源指令集
 ---
 RISC-V（发音为“risk-five”）是基于已建立的精简指令集计算机（RISC）原理的开源硬件指令集架构（ISA）。该项目于2010年在加州大学伯克利分校开始，但许多贡献者都是不隶属于该大学的志愿者。2019年3月，用户端的版本2.2的ISA固定下来，大多数软件开发者可以继续进行开发。 特许模式的ISA的草案版本1.10可以使用。 调试规范可用作草案版本0.13.1。
 {{ :753px-risc-v-logo.png |}}
@@ 行 18: / 行 19: @@
 因此，许多RISC-V贡献者将该项目视为一项统一的社区工作。
-### 关于RISC-V
+#### 关于RISC-V
-#### 先驱者
+##### 先驱者
 RISC一词的历史可以追溯到1980年左右。在此之前，有一些知识认为更简单的计算机可能是有效的，但设计原则没有被广泛描述。简单有效的计算机一直是学术上的兴趣所在。
@@ 行 28: / 行 29: @@
 OpenRISC是一个基于DLX的开源ISA，具有相关的RISC设计。它完全支持GCC和Linux实现。但是，它几乎没有商业实施。
-#### 学术用途
+##### 学术用途
 加州大学伯克利分校的KrsteAsanović发现了许多用于开源计算机系统的用途。 2010年，他决定在“夏季短期，三个月的项目”中开发和发布一个。该计划旨在帮助学术和工业用户。伯克利的大卫帕特森也帮助了这项努力。他最初确定了Berkeley RISC的属性，而RISC-V是他长期合作的RISC研究项目之一。在这个阶段，学生们可以廉价地提供初始软件，模拟和CPU设计。
@@ 行 35: / 行 36: @@
 早期的资金来自DARPA
-#### 基金会
+##### 基金会
 商业问题要求ISA在可以使用可能持续多年的产品之前保持稳定。为了解决这个问题，RISC-V基金会的成立是为了拥有，维护和发布与RISC-V定义相关的知识产权。原作者和所有者已经放弃了他们对基金会的权利。
 自2019年起，该基金会自由发布定义RISC-V的文档，并允许在软件和硬件设计中不受限制地使用ISA。但是，只有RISC-V基金会的付费会员才能投票批准更改或使用商标兼容性徽标。
-#### 真实世界的使用
+##### 真实世界的使用
 支持RISC-V基金会的部分组织包括：Advanced Micro Devices（AMD），Andes Technology，Antmicro，BAE Systems，Berkeley Architecture Research，Bluespec，Inc.，Cortus，Google ，GreenWaves Technologies，Hewlett Packard Enterprise，华为，IBM，Imperas Software，计算技术研究院（ICT）中国科学院，IIT Madras，Lattice Semiconductor，Mellanox Technologies，Microsemi，Micron Technologies，Nvidia，NXP，Oracle，Qualcomm，Rambus密码学研究，Western Digital和SiFive。
-#### 奖项
+##### 奖项
 年：Linley集团最佳技术分析师选择奖（针对指令集）
-#### 激励要求
+##### 激励要求
 设计人员说，指令集是计算机中的主要接口，因为它位于硬件和软件之间。如果一个好的指令集是开放的，可供所有人使用，它应该通过允许更多的重用来大大降低软件的成本。它还应该增加硬件提供商之间的竞争，硬件提供商可以使用更多的资源进行设计而不是软件支持。
@@ 行 61: / 行 62: @@
 但是，RISC-V也支持设计师的学术用途。整数子集的简单性允许基本的学生练习。整数子集是一个简单的ISA，使软件能够控制研究机器。可变长度ISA可以扩展学生练习和研究。分离的特权指令集允许研究操作系统支持，而无需重新设计编译器。RISC-V的开放知识产权允许其设计被发布，重用和修改。
-#### 软件
+##### 软件
 新指令集的正常问题是缺乏CPU设计和软件。这两个问题都限制了它的可用性并减少了采用率。RISC-V网站有一个用户模式指令规范，以及支持操作系统的通用特权指令集的初步规范。
@@ 行 72: / 行 73: @@
 Linux内核，FreeBSD和NetBSD都存在操作系统支持，但是管理员模式指令自2019年3月14日起未标准化，因此这种支持是临时的。 RISC-V架构的初步FreeBSD端口于2016年2月上市，并在FreeBSD 11.0中发布。Debian和Fedora的港口正在稳定下来。 Das U-Boot的端口存在。UEFI Spec v2.7已经定义了RISC-V绑定，而且一个TianoCore端口已经由HPE工程师完成并且预计将被升级。有一个seL4微内核的初步端口。存在一个模拟器，用于使用JavaScript在Web浏览器上运行RISC-V Linux系统。Hex Five发布了第一个支持FreeRTOS的RISC-V安全IoT协议栈。
-#### 采用者
+##### 采用者
-##### 商业
+###### 商业
 {{ :riscvlogos.jpg?400|}}
@@ 行 85: / 行 86: @@
   * CloudBEAR是一家处理器IP公司，为各种应用开发自己的RISC-V内核。
-#### 在开发中
+##### 在开发中
   * 印度理工学院马德拉斯正在开发六种RISC-V开源CPU设计，用于六种不同的用途，从用于物联网（IoT）的小型32位CPU到专为仓库级计算机设计的大型64位CPU。作为基于RapidIO和Hybrid Memory Cube技术的服务器场。
   * Nvidia计划使用RISC-V替换他们的GeForce显卡上的Falcon处理器。
@@ 行 96: / 行 97: @@
   * Esperanto Technologies宣布他们正在开发三种基于RISC-V的处理器：ET-Maxion高性能核心，ET-Minion节能核心和ET-Graphics图形处理器。
-### RISC-V技术细节
+#### RISC-V技术细节
 RISC-V的架构开发者之一David Patterson在《RISC-V手册》这本书中介绍的RISC-V设计之初的目标是成为一个通用的指令集架构（ISA）：
   * 它要能适应包括从最袖珍的嵌入式控制器，到最快的高性能计算机等各种规模的处理器。
@@ 行 106: / 行 107: @@
 关于[[risc_v_tech|RISC-V更详细的技术细节]]
-### RISC-V成熟平台
+#### RISC-V成熟平台
 {{ :riscplatform.png |}}
-#### SiFive
+##### SiFive
 {{ :sifive_hifive-unleashed-block-diagram.png |}}
@@ 行 118: / 行 119: @@
-#### Andes Technology
+##### Andes Technology
 {{ :andestechax25.jpg |}}
@@ 行 127: / 行 128: @@
 Andres表示，其新的RISC-V处理器旨在满足图像分类，语音识别和面部检测等应用的数字信号处理需求，这些应用传统上对RISC-V处理器来说过于耗费计算量。
-#### AntMicro
+##### AntMicro
 {{ :antmicro_riscv_hero.jpg |}}
 瑞典嵌入式技术公司Antmicro是Renode的创建者，Renode是一个开源测试和开发框架，可让RISC-V开发人员模拟物理硬件系统和组件，包括处理器，外围设备，传感器，外部环境以及有线和无线连接。
@@ 行 133: / 行 134: @@
 Renode旨在促进RISC-V在实际应用中的应用，并指导工程师在构建基于RISC-V的系统时遇到的新挑战，让工程师快速探索不同的架构，并使用构建块的开源生态系统和 Antmicro以及更广泛的开发者社区提供的结构。
-#### Dover Microsystems
+##### Dover Microsystems
 {{ :dover_coreguard.png |}}
 总部位于马萨诸塞州的Dover Microsystems称自己是“第一家为硅提供真正安全，隐私和安全执法的公司。”该公司开发了CoreGuard（如上所示的框图），这是RISC-V处理器的网络安全和安全解决方案。开源带来了一些固有的和可理解的安全问题，Dover是少数几家通过在RISC-V处理器中实现安全功能来解决这个问题的公司之一。
@@ 行 141: / 行 142: @@
 Dover首席执行官兼创始人Jothy Rosenberg在2018年12月的一份新闻声明中说：“以同样的方式攻击网络安全流行病并不能保证我们连接的设备和系统的安全，这已不是什么秘密。” “在过去的18个月里，业界已经认识到，防止攻击者首先接管处理器的能力是物联网安全必须开始的地方，将CoreGuard整合到嵌入式系统的处理器，汽车，医疗设备等组织中，和其他相关行业可以真正确保他们拥有建立物联网信任基础所需的安全性，安全性和隐私性。“
-#### Hex Five
+##### Hex Five
 {{ :hexfive_multizone_block_diagram-1-400x320.png |}}
@@ 行 150: / 行 151: @@
 MultiZone允许工程师将固件隔离到无限数量的独立区域，从根本上将它们隔离在安全性方面。根据Hex Five，其结果是防止共享内存攻击和其他攻击在整个系统中传播。任何漏洞都局限于发生它的区域。
-#### Imperas
+##### Imperas
 {{ :imperas_riscvovpsim-overview.jpg |}}
 总部位于英国的Imperas是一家虚拟软件模拟公司，最近已扩展到RISC-V。 2018年11月，该公司发布了riscvOVPsim，这是一款免费的RISC-V指令集仿真器，允许工程师对单核RISC-V CPU进行建模和仿真。该模拟器面向硬件和软件工程师，可以作为kickstart软件开发的入口点，无需手头的硬件以及硬件端的构建和一致性测试。根据Imperas的说法，riscvOVPsim可以在标准的Windows或Linux PC上每秒执行超过10亿条指令。它还具有适用于所有RISC-V规范选项的可配置运行时设置，以便于将运行时结果与RTL实现进行比较。
@@ 行 156: / 行 157: @@
 riscvOVPsim是免费的，可以在GitHub上下载，以及最新的RISC-V一致性测试套件和框架。它包括Imperas的免费使用许可，支持商业和学术用途。开源模型根据Apache 2.0许可证授权。
-#### Microsemi
+##### Microsemi
 {{ :microsemi_risc-v_block_diagram.png |}}
 Microsemi是Microchip Technology的子公司，是RISC-V CPU和FPGA系列的生产商。 该公司的Mi-V RISC-V内核可在其基于RISC-V的SoC的PolarFire系列中使用。 PolarFire SoC旨在为希望开发基于FPGA的物联网设备的嵌入式工程师提供低功耗，灵活的解决方案。 该公司还为其RISC-V硬件提供全套软件产品，用于开发，编译和调试嵌入式固件。
-#### Western Digital
+##### Western Digital
 {{ :western_digital_risc-v.png |}}
@@ 行 167: / 行 168: @@
 Western Digital已经发布了SweRV核心，它表示将在未来几年内将其应用于越来越多的产品中。 SweRV是一款32位，双向超标量，九级流水线内核，采用28mm CMOS工艺技术，时钟速度高达1.8 Ghz。 截至2019年1月，Western Digital完全开源了SweRV内核，并发布了一个指令集模拟器（ISS），为SweRV和其他RISC-V内核提供全面的测试支持。 该公司围绕SweRV的完整开源库可在GitHub上获得。
-#### NXP的VEGA RV32M1
+##### NXP的VEGA RV32M1
 {{ :orderhero.png |}}
 Hackaday网站关于VEGA的介绍：
@@ 行 174: / 行 175: @@
 VEGAboard的其他功能包括4MB Flash、光传感器、加速度计、磁力计、RGB LED、OpenSDA串行调试适配器，板载BLE无线电路，当然还有那些不稳定的Arduino引脚接头。
-#### Greenwaves Technologies
+##### Greenwaves Technologies
 {{ :gap8iot.png |}}