差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录 前一修订版
后一修订版 		前一修订版
risc_v [2019/06/18 10:46]
group003 		risc_v [2020/01/08 21:55] (当前版本)
group003 [基于FPGA与RISC-V的嵌入式系统设计]
行 1: 行 1:
-#### RISC-V相关资源+## RISC-V相关资源
  
 --- ---
- 
-{{ :​eetreewechat.png?​600 |}} <WRAP centeralign>​**扫描二维码，关注微信公众号“电子森林”，可以在手机上查看本网站的所有文章** </​WRAP>​ 
- 
 RISC-V（发音为“risk-five”）是基于已建立的精简指令集计算机（RISC）原理的开源硬件指令集架构（ISA）。该项目于2010年在加州大学伯克利分校开始，但许多贡献者都是不隶属于该大学的志愿者。2019年3月，用户端的版本2.2的ISA固定下来，大多数软件开发者可以继续进行开发。 特许模式的ISA的草案版本1.10可以使用。 调试规范可用作草案版本0.13.1。 RISC-V（发音为“risk-five”）是基于已建立的精简指令集计算机（RISC）原理的开源硬件指令集架构（ISA）。该项目于2010年在加州大学伯克利分校开始，但许多贡献者都是不隶属于该大学的志愿者。2019年3月，用户端的版本2.2的ISA固定下来，大多数软件开发者可以继续进行开发。 特许模式的ISA的草案版本1.10可以使用。 调试规范可用作草案版本0.13.1。
 {{ :​753px-risc-v-logo.png |}} {{ :​753px-risc-v-logo.png |}}
行 109: 行 106:
 ### RISC-V技术细节 ### RISC-V技术细节
 RISC-V的架构开发者之一David Patterson在《RISC-V手册》这本书中介绍的RISC-V设计之初的目标是成为一个通用的指令集架构（ISA）： RISC-V的架构开发者之一David Patterson在《RISC-V手册》这本书中介绍的RISC-V设计之初的目标是成为一个通用的指令集架构（ISA）：
-  * 它要能适应包括从最袖珍的嵌入式控制器，到最快的高性能计算机等各种规模的 +  * 它要能适应包括从最袖珍的嵌入式控制器，到最快的高性能计算机等各种规模的处理器。
-处理器。+
   * 它应该能兼容各种流行的软件栈和编程语言。   * 它应该能兼容各种流行的软件栈和编程语言。
   *  它应该适应所有实现技术，包括现场可编程门阵列（FPGA）、专用集成电路（ASIC）、全定制芯片，甚至未来的设备技术。   *  它应该适应所有实现技术，包括现场可编程门阵列（FPGA）、专用集成电路（ASIC）、全定制芯片，甚至未来的设备技术。
   * 它应该对所有微体系结构样式都有效：例如微编码或硬连线控制;​顺序或乱序执行流水线;​ 单发射或超标量等等。   * 它应该对所有微体系结构样式都有效：例如微编码或硬连线控制;​顺序或乱序执行流水线;​ 单发射或超标量等等。
   * 它应该支持广泛的专业化，成为定制加速器的基础，因为随着摩尔定律的消退，加速器的重要性日益提高。   * 它应该支持广泛的专业化，成为定制加速器的基础，因为随着摩尔定律的消退，加速器的重要性日益提高。
-  * 它应该是稳定的，基础的指令集架构不应该改变。更重要的是，它不能像以前的专有指令集架构一样被弃用，+  * 它应该是稳定的，基础的指令集架构不应该改变。更重要的是，它不能像以前的专有指令集架构一样被弃用。
 关于[[risc_v_tech|RISC-V更详细的技术细节]] 关于[[risc_v_tech|RISC-V更详细的技术细节]]
 ### RISC-V成熟平台 ### RISC-V成熟平台
行 226: 行 222:
 ===== RISC-V在中国 ===== ===== RISC-V在中国 =====
 [[RISC-V in China]] [[RISC-V in China]]
 +===== 基于FPGA与RISC-V的嵌入式系统设计 ===== 
 +[[FPGA_RISC-V|基于FPGA与RISC-V的嵌入式系统设计]]