**这是本文档旧的修订版！**
仪器用数据传输及控制协议
示波器部分的功能
FPGA内部的框图如下：
数据采集FPGA逻辑功能
主要分为两部分：
双口RAM
根据FPGA的内部Block RAM或外扩的RAM的实际情况设定双口RAM的大小，一般我们使用的Lattice XO2系列的FPGA内带的Block RAM为96kbits，如果采用双通道8位的高速ADC,则每个通道可以使用的RAM空间为48Kbits ~ 6KByte，考虑到高速ADC可以采用更高分辨率，比如12bit，96Kbits ~ 12bits * 8 * 1K，每个通道为1KB的存储深度。