差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
fpgadesigntools [2019/04/12 16:16] gongyu |
fpgadesigntools [2019/04/12 16:27] gongyu |
||
---|---|---|---|
行 1: | 行 1: | ||
在中国用的比较普遍的[[FPGA]]平台主要有三大家 - [Xilinx](https://www.xilinx.com)、[Intel/Altera](https://www.altera.com)和[Lattice](http://www.latticesemi.com)的,这三家的定位不同,但产品性质都是相同的,因此其设计工具虽然从界面上不同,功能上也不同,但核心的流程都是一样的,对于[[FPGA]]的用户来讲重要的是掌握[[Verilog]]代码的逻辑编程以及从Verilog代码最终生成用于配制FPGA的二进制码流这个过程。 | 在中国用的比较普遍的[[FPGA]]平台主要有三大家 - [Xilinx](https://www.xilinx.com)、[Intel/Altera](https://www.altera.com)和[Lattice](http://www.latticesemi.com)的,这三家的定位不同,但产品性质都是相同的,因此其设计工具虽然从界面上不同,功能上也不同,但核心的流程都是一样的,对于[[FPGA]]的用户来讲重要的是掌握[[Verilog]]代码的逻辑编程以及从Verilog代码最终生成用于配制FPGA的二进制码流这个过程。 | ||
- | {{ :fpga_design_flow.jpg? |}} | + | {{ :fpga_design_flow.jpg? |}} <WRAP centeralign>**FPGA设计流程** </WRAP> |
- | {{ :fpga-design-flow.jpg |}} | + | {{ :fpga-design-flow.jpg |}} <WRAP centeralign>**FPGA设计流程及相关资源** </WRAP> |
以下就是这几个FPGA厂商的设计工具,以后会对这些工具做详细的资源汇总: | 以下就是这几个FPGA厂商的设计工具,以后会对这些工具做详细的资源汇总: | ||
+ | |||
+ | |||
+ | #### FPGA设计 | ||
- [Quatus Prime](https://en.wikipedia.org/wiki/Altera_Quartus) - Intel/Altera | - [Quatus Prime](https://en.wikipedia.org/wiki/Altera_Quartus) - Intel/Altera | ||
行 20: | 行 23: | ||
- [Verilator](https://en.wikipedia.org/wiki/Verilator),也是相对比较成熟且在开源届比较知名的Verilog综合工具 | - [Verilator](https://en.wikipedia.org/wiki/Verilator),也是相对比较成熟且在开源届比较知名的Verilog综合工具 | ||
+ | |||
+ | - [小脚丫FPGA在线编译工具](http://www.stepfpga.com) | ||
+ | |||
+ | {{ :stepwebide.png? |}} <WRAP centeralign>**小脚丫FPGA在线编译平台** </WRAP> | ||
+ | |||
+ | |||
+ | #### FPGA验证 | ||
+ | |||
+ | {{ :typical-fpga-design-flow.png? }}<WRAP centeralign>**FPGA设计/验证流程** </WRAP> |