**这是本文档旧的修订版！**

RISC-V在FPGA系统上的移植和功能演示

项目参与人员及分工：

项目需求

功能要求

在STEP CYC10开发板上移植和仿真Reindeer RISC-V CPU软核，编写固件并基于STEP CYC10板设计功能板。

性能要求

  • RISC－V的验证和仿真的改进
  • 设计基于STEP CYC10的功能扩展板以演示RISC-V系统
  • sketch for DRAM test
  • Makefile for RISC-V

资源要求

进度要求

成本要求

其它要求

项目方案

方案综述：

关键元器件：

实施计划：