差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
dds_xo2r2r [2020/09/07 13:39] gongyu |
dds_xo2r2r [2020/09/08 18:28] (当前版本) gongyu [2. 相关设计资源] |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| ## FPGA+R2R构成的DDS任意波形/信号发生器模块 | ## FPGA+R2R构成的DDS任意波形/信号发生器模块 | ||
| - | {{drawio>module16.fpgar2r}} | + | {{drawio>module16.fpgar2r}}<WRAP centeralign> FPGA R2R构成的DDS AWG的功能框图 </WRAP> |
| + | {{ :fpgar2r_block.png?800 |FPGA R2R构成的DDS AWG的连接关系图}}<WRAP centeralign> FPGA R2R构成的DDS AWG的连接关系图 </WRAP> | ||
| + | {{ :fpgar2rdds.png |FPGA R2R构成的DDS AWG的原理图}}<WRAP centeralign> FPGA R2R构成的DDS AWG的原理图 </WRAP> | ||
| - | |||
| - | {{ :fpgar2rpic.png |FPGA R2R构成的DDS AWG的3D效果图}} | ||
| - | |||
| - | {{ :fpgar2rdds.png |FPGA R2R构成的DDS AWG的原理图}} | ||
| ### 1. 主要功能特性 | ### 1. 主要功能特性 | ||
| 行 16: | 行 14: | ||
| ### 2. 相关设计资源 | ### 2. 相关设计资源 | ||
| + | 本设计中的模拟电路的参数按照DDS的转换率 > 50Msps来设定的（FPGA内部需要通过PLL进行倍频得到12的整数倍的高倍时钟），由于输出级运放固有的带宽限制，在2级LPF的情况下（通过电路中的C1和C2），20MHz以上的信号被加速滤除。 | ||
| + | |||
| + | 如果FPGA内部不使用PLL，只用12MHz的时钟作为DAC的转换时钟，则只能得到2MHz以内的模拟信号，C1和C2需要做相应的调节。 | ||
| + | |||
| * {{:fpgar2r12.pdf|FPGA R2R构成的DDS AWG的原理图 - PDF格式}} | * {{:fpgar2r12.pdf|FPGA R2R构成的DDS AWG的原理图 - PDF格式}} | ||
| * {{:fpga_r2r_v2_gerber.zip|FPGA R2R构成的DDS AWG的Gerber文件 - ZIP格式}} | * {{:fpga_r2r_v2_gerber.zip|FPGA R2R构成的DDS AWG的Gerber文件 - ZIP格式}} | ||
| * {{:fpga_r2r_ibom.zip|FPGA R2R构成的DDS AWG的iBom文件 - ZIP格式}} | * {{:fpga_r2r_ibom.zip|FPGA R2R构成的DDS AWG的iBom文件 - ZIP格式}} | ||
| + | |||
| + | |||
| ### 3. 相关器件资料 | ### 3. 相关器件资料 | ||
| + | 输出级的运算放大器可选为SGM8301、SGM8061、ADA4895等高速运算放大器，测试结果： | ||
| + | * SGM8301输出模拟信号带宽为5MHz | ||
| + | * SGM8061输出模拟信号带宽为10MHz | ||
| + | * ADA4895输出模拟信号3dB带宽为30MHz | ||
| + | |||
| + | 以下是本设计中用到的核心器件的资料页面和数据手册： | ||
| * [[http://www.latticesemi.com/zh-CN/Products/FPGAandCPLD/MachXO2|Lattice FPGA XO2-1200HC的资源页面]] | * [[http://www.latticesemi.com/zh-CN/Products/FPGAandCPLD/MachXO2|Lattice FPGA XO2-1200HC的资源页面]] | ||
| * {{:fpga-ds-02056-3-4-machxo2-family-data-sheet.pdf|Lattice FPGA XO2系列FPGA的数据手册}} | * {{:fpga-ds-02056-3-4-machxo2-family-data-sheet.pdf|Lattice FPGA XO2系列FPGA的数据手册}} | ||
| 行 27: | 行 37: | ||
| * [[http://ww1.microchip.com/downloads/en/DeviceDoc/MIC5501-02-03-04-300mA-Single-Output-LDO-in-Small-Packages-DS20006006B.pdf|MIC5501-3.0数据手册]] | * [[http://ww1.microchip.com/downloads/en/DeviceDoc/MIC5501-02-03-04-300mA-Single-Output-LDO-in-Small-Packages-DS20006006B.pdf|MIC5501-3.0数据手册]] | ||
| - | ### 4. 如何购买？ | + | ### 4. 购买渠道 |
| + | * [¥99](https://appU1KFqMYL7963.h5.xiaoeknow.com/v1/entity/g_5e15eaa955e89_3rgix2eb?type=2) | ||