基于小脚丫FPGA的电赛训练平台

contest_training_dds_block.png

功能框图

contest_training_dds_logic.png

FPGA内部逻辑

contest_training_dds_modules.png

主要的Verilog模块

hstest.png

sensorcomm.png