本程序要求设计一个波形发生器，生成正弦波、三角波、经过ASK调制的正弦波和经过BSPK调制的正弦波，通过开关可以选择波形，改变输出频率。各开关的控制功能如表 9 1和表 9 2所示。

本实验运用查表法来实现信号发生器，查表法的由相位累加器和存储器构成，如图9 1所示。相位累计器的功能是产生正弦波和三角波的相位值。每隔一个时钟周期，累加器的相位值自动增加一定的相位值，并将当前的相位值作为查找表的输入值进行查表。通过改变每次增加的相位值可以控制输出信号的频率。例如，每个时钟周期累加器的相位值增加90度，则4个时钟周期产生一个完整的正弦波。输出信号的周期为时钟周期的1/4。

查找表用RAM来构造。例如，如果把相位值作为RAM的地址，只要在该地址中存储相应的正余弦幅度值，就可通过相位值寻址RAM，输出正弦函数。

由于FPGA芯片的存储器资源非常有限，如何有效的利用资源成为本实验非常关键的地方。考虑到正弦波以及三角波的周期性与对称性，在RAM表中只需要存储1/2 周期的波形数据即可。在本设计中，一个波形周期内的采样点为100个，因此实际在RAM表中只需存50个采样点，这样就减少了芯片硬件资源的消耗。

程序的总体架构如图9 2所示，程序的顶层模块为arbtywave。其中有四个模块Sinewave、ASKsquwave、BPSKsquwave和triwave，分别生成正弦波、ASK正弦波、BPSK正弦波和三角波。通过一个多路选择器选择需要输出的波形，由输入信号waveselc来控制。

顶层模块arbty_wave的输入输出接口如下：

 
input clk;					//系统时钟, 50MHz。
input rst_n;				//异步复位，低电平有效。
input [1:0]wave_selc;		//波形选择开关, sw1, sw2。
input [1:0]fre;				//频率选择开关, sw3, sw4
output [13:0]wave;			//输出波形。
output clk_out;				// D/A转换的时钟

程序中的四个模块发生器的结构非常类似，在此以正弦波为例介绍设计思路。

sine_wave产生频率可调的正弦波形，输入输出接口如下：

 
input clk;				//系统时钟,50MHZ
input clr;				//异步置位，低电平有效
input [1:0]fre;			//频率选择开关
output [13:0]wave_si;   //输出正弦波

本实验要生成的正弦波形图如图9 3所示，过零点在2000H处。在实验原理中已经指出，本实验中采用查表法生成所需要的波形，查找表中存储了正弦波的相位和幅度之间的对应关系，查找表存储在FPGA的内部存储器中，使用QuartusⅡ的Mega Winzard来定制需要的RAM。

每一个周期的正弦波有100个采样点，原则上要在RAM中存储这100个采样点的幅度值，但是由于正弦波的前半个时钟周期和后半个时钟周期是对称的，因此只需要存储前面50个采样点的幅度值即可。后半个时钟周期采样点N的幅度值等于2000H－采样点(N-50)的幅度值。