差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | 上一修订版 两侧同时换到之后的修订记录 | ||
|
book_excise_audio_if [2021/08/23 11:39] zili |
book_excise_audio_if [2021/08/23 16:47] zili |
||
|---|---|---|---|
| 行 17: | 行 17: | ||
| AUDIO_WSEL, //左右声道选择线，该信号和上面的信号组成I2S接口。 | AUDIO_WSEL, //左右声道选择线，该信号和上面的信号组成I2S接口。 | ||
| AUDIO_BCLK, //与数字音频对应的时钟，频率为：（fs）×（AD的位数）。 | AUDIO_BCLK, //与数字音频对应的时钟，频率为：（fs）×（AD的位数）。 | ||
| - | AUDIO_L3_MODE, //L3接口模式选择信号。 | + | AUDIO_L3_MODE, //L3接口模式选择信号。 |
| AUDIO_L3_CLK, //L3接口时钟信号。 | AUDIO_L3_CLK, //L3接口时钟信号。 | ||
| AUDIO_L3_DATA, //L3接口数字信号。 | AUDIO_L3_DATA, //L3接口数字信号。 | ||
| 行 24: | 行 24: | ||
| </code> | </code> | ||
| + | {{ :图17-1.png |图17-1 UDA1341TS与FPGA连接方式}} | ||
| + | |||
| + | |||
| \\ | \\ | ||
| \\ | \\ | ||