差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 后一修订版 | 前一修订版 上一修订版 两侧同时换到之后的修订记录 | ||
|
book_excise_audio_if [2020/11/01 14:01] gongyu 创建 |
book_excise_audio_if [2021/08/23 16:47] zili |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ### 音频接口实验 | + | ## 音频接口实验 |
| + | |||
| + | ### 1. 实验内容 | ||
| + | 通过本实验初步了解音频基本知识，熟悉音频芯片的工作原理。 | ||
| + | |||
| + | 本实验要求：将从计算机输出的音频信号，通过音频接口输入到音频芯片UDA1341TS的输入端，通过UDA1341TS转为数字信号，并将其发送给FPGA，然后通过FPGA将该数字信号再次发送给UDA1341TS，UDA1341TS将该信号通过D/A后输出，实验者可以通过耳机听到输出的音频信号。 | ||
| + | |||
| + | \\ | ||
| + | \\ | ||
| + | ### 2. 实验原理 | ||
| + | #### 2.1 音频芯片与FPGA的连接 | ||
| + | 音频芯片与FPGA的连接如图 17 1所示，这里需要关心的是与FPGA相连的芯片引脚。 | ||
| + | <code verilog> | ||
| + | |||
| + | AUDIO_DI, //FPGA输出给UDA1341TS的数字音频信号。 | ||
| + | AUDIO_DO, //UDA1341TS输出给FPGA的数字音频信号。 | ||
| + | AUDIO_WSEL, //左右声道选择线，该信号和上面的信号组成I2S接口。 | ||
| + | AUDIO_BCLK, //与数字音频对应的时钟，频率为：（fs）×（AD的位数）。 | ||
| + | AUDIO_L3_MODE, //L3接口模式选择信号。 | ||
| + | AUDIO_L3_CLK, //L3接口时钟信号。 | ||
| + | AUDIO_L3_DATA, //L3接口数字信号。 | ||
| + | AUDIO_SYSCLK //UDA1341TS工作的整个时钟信号。 | ||
| + | |||
| + | </code> | ||
| + | |||
| + | {{ :图17-1.png |图17-1 UDA1341TS与FPGA连接方式}} | ||
| + | |||
| + | |||
| + | \\ | ||
| + | \\ | ||
| + | ### 3. 程序设计 | ||
| + | |||
| + | |||
| + | |||
| + | |||
| + | \\ | ||
| + | \\ | ||
| + | ### 4. 仿真结果 | ||
| + | |||
| + | |||
| + | |||
| + | \\ | ||
| + | \\ | ||
| + | ### 5. 演示程序文件说明 | ||
| + | |||
| + | |||
| + | |||
| + | |||
| + | |||
| + | \\ | ||
| + | \\ | ||
| + | ### 6. 演示程序使用 | ||
| + | |||
| - | #### 实验内容 | ||
| - | #### 实验原理 | ||
| - | #### 程序设计 | ||
| - | #### 仿真结果 | ||
| - | #### 演示程序文件说明 | ||
| - | #### 演示程序使用 | ||