差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
3._3-8译码器 [2019/04/12 01:46] gongyu |
3._3-8译码器 [2019/09/06 11:46] (当前版本) gongyu |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ### 3-8译码器 | + | #### 3-8译码器 |
| 在这个实验里我们将学习如何用Verilog来实现组合逻辑。 | 在这个实验里我们将学习如何用Verilog来实现组合逻辑。 | ||
| \\ | \\ | ||
| - | ###硬件说明 | + | ####硬件说明 |
| + | |||
| + | --- | ||
| - | ------ | ||
| 组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下： | 组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下： | ||
| {{ ::38decode.jpg?600 |}} | {{ ::38decode.jpg?600 |}} | ||
| 行 13: | 行 14: | ||
| \\ | \\ | ||
| - | ###Verilog代码 | + | ####Verilog代码 |
| ------ | ------ | ||
| 行 65: | 行 66: | ||
| \\ | \\ | ||
| - | ###引脚分配 | + | ####引脚分配 |
| ------- | ------- | ||
| + | |||
| 综合(synthesize)完成之后一定要配置FPGA的引脚到相应的外设。 | 综合(synthesize)完成之后一定要配置FPGA的引脚到相应的外设。 | ||
| \\ | \\ | ||
| 行 74: | 行 76: | ||
| 下载完程序后就可以实现3个开关控制不同LED灯的显示，3-8译码器完成。 | 下载完程序后就可以实现3个开关控制不同LED灯的显示，3-8译码器完成。 | ||
| - | ###小结 | + | ####小结 |
| ------ | ------ | ||
| 实现了一个简单的组合逻辑3-8译码器，在下一个[[4. 数码管显示|数码管显示]]实验我们将学习如何通过译码实现控制数码管的显示。 | 实现了一个简单的组合逻辑3-8译码器，在下一个[[4. 数码管显示|数码管显示]]实验我们将学习如何通过译码实现控制数码管的显示。 | ||