显示源文件讨论修订记录反向链接回到顶部 Share via Share via...最近更改Send via e-Mail打印Permalink × **这是本文档旧的修订版!** 拼接位运算符 在 Verilog 中有一个特殊的运算符,就是我们的位拼接运算符。用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。如下。 例子:连接操作。 {a, b[3:0], w, 3'b101} 等价于 {a, b[3], b[2], b[1], b[0], w, 1'b1, 1'b0, 1'b1}