差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
半导体存储器 [2023/05/23 13:08] meiling |
半导体存储器 [2023/05/24 13:23] (当前版本) meiling |
||
---|---|---|---|
行 1: | 行 1: | ||
- | ## 何谓半导体存储器? | + | ====== 何谓半导体存储器? ====== |
+ | https://www.rohm.com.cn/electronics-basics/memory | ||
+ | |||
+ | ## 一、何谓半导体存储器? | ||
半导体存储器是指通过对半导体电路加以电气控制,使其具备数据存储保持功能的半导体电路装置。 | 半导体存储器是指通过对半导体电路加以电气控制,使其具备数据存储保持功能的半导体电路装置。 | ||
与磁盘和光盘装置等相比,具有 | 与磁盘和光盘装置等相比,具有 | ||
行 9: | 行 12: | ||
### 半导体存储器的分类 | ### 半导体存储器的分类 | ||
- | {{ ::what1_図1.jpg |}} | + | {{::what1_図1.jpg ?500|}} |
* RAM (Random Access Memory) : 可自由对存储内容进行读写。 | * RAM (Random Access Memory) : 可自由对存储内容进行读写。 | ||
行 15: | 行 18: | ||
### 各种存储器的特点 | ### 各种存储器的特点 | ||
- | {{ ::1684808414520.png |}} | + | {{::1684808414520.png ?500|}} |
- | ## 元器件原理<DRAM> | + | ## 二、元器件原理<DRAM> |
### 存储单元构成 | ### 存储单元构成 | ||
由1个晶体管、1个电容器构成 | 由1个晶体管、1个电容器构成 | ||
行 30: | 行 33: | ||
{{ ::memory_what2_02.jpg |}} | {{ ::memory_what2_02.jpg |}} | ||
- | ## 元器件原理<SRAM> | + | ## 三、元器件原理<SRAM> |
### 存储单元构成 | ### 存储单元构成 | ||
* 由6个晶体管单元构成 | * 由6个晶体管单元构成 | ||
行 57: | 行 60: | ||
通过触发器电路存储"1"、"0" | 通过触发器电路存储"1"、"0" | ||
- | ## 元器件原理<Mask ROM> | + | ## 四、元器件原理<Mask ROM> |
### Mask ROM存储单元构成 | ### Mask ROM存储单元构成 | ||
高度集成化的NAND构成。(1个晶体管单元) | 高度集成化的NAND构成。(1个晶体管单元) | ||
行 75: | 行 78: | ||
→ 对Bit线施加电压,如果有电流流过,则判断为"1" | → 对Bit线施加电压,如果有电流流过,则判断为"1" | ||
- | ## 元器件原理<EEPROM> | + | ## 五、元器件原理<EEPROM> |
### EEPROM存储单元构成 | ### EEPROM存储单元构成 | ||
由2个晶体管单元构成 | 由2个晶体管单元构成 | ||
行 86: | 行 89: | ||
{{ ::memory_what5_03.jpg |}} | {{ ::memory_what5_03.jpg |}} | ||
- | ## 元器件原理<FLASH> | + | ## 六、元器件原理<FLASH> |
### FLASH存储单元构成 | ### FLASH存储单元构成 | ||
{{ ::memory_what6_cn_img_01.gif |}} | {{ ::memory_what6_cn_img_01.gif |}} | ||
行 96: | 行 99: | ||
{{ ::memory_what6_cn_img_03.gif |}} | {{ ::memory_what6_cn_img_03.gif |}} | ||
- | ## EEPROM接口的特点 | + | ## 七、EEPROM接口的特点 |
### 接口的选择方法 | ### 接口的选择方法 | ||
EEPROM的常规接口有3个分别是Microwire和SPI与I2C。 | EEPROM的常规接口有3个分别是Microwire和SPI与I2C。 | ||
行 126: | 行 129: | ||
* 产品阵容仅限低容量产品 | * 产品阵容仅限低容量产品 | ||
+ | ### 引脚配置与引脚功能 | ||
+ | === 【I2C】 === | ||
+ | {{ ::what8_01.jpg |}} | ||
+ | |||
+ | {{ ::1684818715081.png |}} | ||
+ | |||
+ | * 通过双线对EEPROM进行控制。 | ||
+ | * 可通过A0、A1、A2的各引脚设定从机地址。通过这一组合,可在同一总线上连接最多8个EEPROM。 | ||
+ | |||
+ | === 【SPI】 === | ||
+ | {{ ::what8_02.jpg |}} | ||
+ | |||
+ | {{ ::1684818919020.png |}} | ||
+ | |||
+ | * 通过四线对EEPROM进行控制。 | ||
+ | * 可能会因为HOLDB引脚功能而停止串行通信。 | ||
+ | |||
+ | === 【Microwire】 === | ||
+ | {{ ::what8_03.jpg |}} | ||
+ | |||
+ | {{ ::1684818960316.png |}} | ||
+ | |||
+ | * 通过四线对EEPROM进行控制。 | ||
+ | |||
+ | ### 指令比较 | ||
+ | {{ ::what9_01.jpg |}} | ||
+ | |||
+ | ### 使用多个EEPROM时的构成示例<I2C> | ||
+ | {{ ::what10_01.jpg |}} | ||
+ | |||
+ | 通过逐个元器件更改元器件地址(A2,A1,A0)的设定,可以使用多个EEPROM。 | ||
+ | 图示为Device1:(0,0,0)、Device2:(0,0,1)的设定示例。 | ||
+ | 通过Bus master,可根据以串行信号输入的元器件地址,选择要通信的元器件。 | ||
+ | |||
+ | ### 使用多个EEPROM时的构成示例<SPI> | ||
+ | {{ ::what11_01.jpg |}} | ||
+ | |||
+ | 通过Bus master,对EEPROM元器件的各CSB引脚进行单独控制。 | ||
+ | 可通过共用来使用其他通信线。 | ||
+ | 由此,可以单独访问Device1 / Device2。 | ||
+ | |||
+ | ### 使用多个EEPROM时的构成示例<Microwire> | ||
+ | {{ ::what12_01.jpg |}} | ||
+ | |||
+ | 通过Bus master,对EEPROM元器件的各CS引脚进行单独控制。 | ||
+ | 可通过共用来使用其他通信线。 | ||
+ | 由此,可以单独访问Device1 / Device2。 |