**这是本文档旧的修订版！**

=====串口监视系统设计=====

实验任务

  • 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成串口监视系统设计并观察调试结果。
  • 要求：设计串口监视系统，实时监控串口（UART）接收数据，并将数据显示在底板的8位数码管上（仅限数字0~9）。
  • 解析：通过FPGA编程驱动底板上的CP2102串口通信模块，接收来自PC(串口调试助手)或其他串口设备的数据，经过处理，最后通过驱动8位扫描式数码管模块，将接收到的数据显示在底板数码管上。

实验目的

设计框图

实验原理

UART接口介绍

UART模块连接

UART驱动实现

系统总体实现

实验步骤

  1. 双击打开Quartus Prime工具软件；
  2. 新建工程：File → New Project Wizard（工程命名，工程目录选择，设备型号选择，EDA工具选择）；
  3. 新建文件：File → New → Verilog HDL File，键入设计代码并保存；
  4. 设计综合：双击Tasks窗口页面下的Analysis & Synthesis对代码进行综合；
  5. 管脚约束：Assignments → Assignment Editor，根据项目需求分配管脚；
  6. 设计编译：双击Tasks窗口页面下的Compile Design对设计进行整体编译并生成配置文件；
  7. 程序烧录：点击Tools → Programmer打开配置工具，Program进行下载；
  8. 观察设计运行结果。

实验现象