基于iCE40UP5K的FPGA学习平台

内容介绍

iCE40UP5K由于其独特的性能得到海外创客们的热捧，尤其是其支持开源的开发工具链。不少RISC-V软核都是运行在iCE40UP5K上，基于这个大背景我们开发了一款FPGA核心模块，主要特点：

兼容树莓派基金会刚推出的Pico模块的管脚定义，Pico的GPIO性能比较强大，因此玩家可以对比Pico和FPGA IO管脚的使用，另外也可以借助位PICO推出的各种外设模块（本模块没有串行ADC的功能，只能支持数字端口的模块）；
板上集成了基于DAPLink下载功能的STEPLINK功能，可以直接通过USB端口对FPGA的串行Flash进行配置，并可以通过同一个USB端口支持UART通信；
有开源的RISC-V可以移植使用，进而学习在FPGA上完成软核+FPGA的异构设计

本设计基于Lattice的ICE40UP5K FPGA，板载LPC11U35下载器，可以通过USB-C接口进行FPGA的配置，支持在ICE40UP5K上对RISC-V软核的移植以及开源的FPGA开发工具链，板上RGB三色LED灯用于简单的调试，总计28个IO用于扩展使用。

板卡适用范围：

提升的技能：

扩展板板上有：

核心板主要功能特性：

参考资源：

FqiudVhd_bTtpF7qXIBsm4BFtE_-

FgXHX1gtxJEfQKruhpjpl55bYAiW

iCE40UP5K内部的乘法器

几种开源的RISC-V软核：

链接：https://pan.baidu.com/s/1Z5IBRCaxYElLFrS46wuOIw

提取码：u13n

Fkf74QuiCMQSciPkG_oIOXbdpR4D

基于树莓派的嵌入式系统学习板，搭配ICE40UP5K Pico核心板

关于核心的FPGA器件 - ICE40UP5K

ICE40 UltraPlus - 增强互连，拥抱智能。构建即时量产、低功耗，接口灵活的ML/AI解决方案

低功耗互连与计算 —— 运用于智能家居、智能工厂和智慧城市的各类系统正变得日趋复杂，而iCE40 UltraPlus则能有效解决互连难题，通过各类广泛的接口和协议，提供低功耗的计算资源实现更高级别的智能。
网络边缘智能FPGA —— 拥有5K LUT的iCE40 UltraPlus FPGA可实现网络边缘实时在线的智能应用所需的神经网络模式匹配。其功耗优化遥遥领先，并且设计人员消除了云端智能应用带来的延迟，降低了整个系统解决方案的成本。
灵活的封装选择 —— 为满足各类应用的需求，可提供多种封装选项，从专为电子消费品和IoT设备优化的超小尺寸2.15 mm x 2.50 mm x 0.45 mm WLCSP封装到低成本应用的0.5mm间距7x7mm QFN封装，不一而足。

特性