以下为板卡介绍：

1、板卡简介：

本设计基于Lattice的ICE40UP5K FPGA和STM32G031 MCU，板载LPC11U35下载器，可以通过USB-C接口进行FPGA的配置，并通过虚拟串口通信配置STM32G031，支持在ICE40UP5K上对RISC-V软核的移植以及开源的FPGA开发工具链，板上RGB三色LED灯用于简单的调试，总计36个IO用于扩展使用，其中14个连接STM32G031 芯片，另外的22根连接ICE40UP5K FPGA芯片。

搭配电赛扩展板，帮助信号源、仪器仪表、控制以及信号处理类题目的训练。板上有通过两个16Pin的插座可以安装高速ADC（16Pin可再用模块/同时支持DIP和邮票孔）、高速DAC（16Pin可再用模块/支持DIP和邮票孔）、板上安装了高速比较器、姿态传感器、旋转编码器以及按键等。

2、平台包含：

• 电赛扩展板 x1
• ADC模块 x1
• DAC模块 x1
• STM32+iCE40核心板 x1
• Type-C数据线 x1

3、板卡适用范围：

• 大二学生、FPGA学习者做与FPGA相关的数字系统实验
• 备战全国大学生电子设计竞赛
• • 通过完成历年电赛中的相关题目来掌握FPGA的应用
  • 适用于电赛中测试测量、无线通信、控制类的题目

4、关键器件

• 核心模块： 硬禾学堂提供两种模块
• • 全FPGA的核心模块，比如小脚丫FPGA核心板，支持Lattice版本和Intel/Altera版本的小脚丫FPGA核心板
  • FPGA + MCU混合的模块 - 采用STM32G031进行控制输入响应、信息在OLED上的显示、数据的处理；采用FPGA进行高速数据采集、高速DDS信号产生、高速频率计/计数器、数字信号处理（FFT、数字滤波等）
• 信息显示：128 * 64 OLED，通过SPI总线驱动
• 控制输入： 旋转编码器/按键
• 信号采集：10bit/50Msps 高速ADC
• 信号生成：10bit/120Msps 高速DAC
• 频率测量：高速比较器
• 控制输出：PWM
• 传感器：三轴姿态感知

5、系统框图：

6、核心板介绍

核心板支持小脚丫或MCU+FPGA混合架构，本次活动是搭配基于STM32G031 + iCE40UP5K的MCU+FPGA核心板使用：

参考资源：

1. 在Linux上构建iCE40 FPGA工具链
2. Changyi Gu在iCE40UP5K上实现的RISC-V软核
3. 与ICE40UP5K相关的IP和参考设计
    

几种开源的RISC-V软核：

1. PicoRV32 - A Size-Optimized RISC-V CPU
2. SERV - 一个获奖的RISC-V软核，最小的RISC-V软核
3. biriscv和VexRiscv - 支持Linux的比较快的软核
4. ICE-V
5. FEMTORV32 / FEMTOSOC: a minimalistic RISC-V CPU

7、平台可以训练的技能：

1. 用OLED显示信息，并掌握SPI总线以及显示屏的驱动原理
2. 控制信息的按键输入以及按键消抖的软件/FPGA逻辑处理
3. 旋转编码器的输入以及译码 - MCU软件实现/FPGA逻辑实现
4. ADC高速数据采集以及缓存处理
5. ADC低速数据采集以及数据处理、MCU的响应
6. Sigma Delta ADC的实现（通过高速比较器）以及数字滤波器的使用
7. FFT - 傅立叶变换，用于频谱分析
8. 数字滤波器 - 通过FPGA内部逻辑/乘法器实现，以及通过MCU的程序实现
9. 频率计/计数器设计 - FPGA逻辑实现，以及MCU的定时器/代码实现方法
10. 高速DAC以及DDS信号发生器的构成及参数控制
11. 通过PWM构成DAC实现DDS - 任意波形产生
12. 姿态传感器的数据采集、处理以及信息显示
13. UART的数据传输

8、管脚映射关系

本平台支持多种核心模块，每一种核心模块的管脚映射关系如下表：

9、交流群