FPGA功能块整理
收藏
分享
脑图
FPGA功能块整理
基于小脚丫FPGA核心板的数字逻辑试验案例
我们生活的数字世界与二进制编码
计算机系统概论 - 我们的大脑
二进制数的表示
数值型数据的编码表示
非数值型数据的编码表示
数据的宽度和存储
数字逻辑基础 - 我们日常的是非、关系的逻辑判断
逻辑门和数字抽象
布尔代数
逻辑关系描述
逻辑函数的化简与变换
FPGA功能块
基础门的构成和表达
与门
代码2-1: 门级描述法构建与门 (AND)
代码2-2: 行为级描述法构建与门
或门
代码2-3: 行为级描述法构建或门 (OR)
与非门
代码2-5: 行为级描述法构建与非门 (NAND)
异或门
代码2-7: 行为级描述法构建异或门 (XOR)
或非门
代码2-6: 行为级描述法构建或非门 (NOR)
同或门
缓冲器
非门
代码2-4: 行为级描述法构建非门 (NOT)
组合逻辑电路 - 处理世界上更多的可能性
组合逻辑概述
典型组合逻辑部件设计
组合逻辑的时序分析
FPGA功能块
组合逻辑
译码器和编码器
译码器
3-8译码器
代码5-3: 通过例化子模块构建的3-8译码器
代码5-4: 通过例化3-8译码器模块构建的4-16译码器 (未完成)
代码4-6: 2-4译码器
代码5-2: 带有使能端的2-4译码器
实验三 3-8译码器
28. Verilog code for 5-to-32 Decoder
8-3编码器
8-3优先编码器
代码4-5: 优先8-3编码器代码 (需完成)
代码4-4: 行为级描述法构建2-4优先编码器
7段数码管
静态数码管显示
动态数码管显示
代码5-5: 控制两个板载七段共阴极数码管
实验四 数码管显示
多路选择
2选1多路选择
4位2选1多路选择
代码4-7: 多路选择器 (4选1)
查找表
非线性查找表
比较器
4位比较器
N位比较器
代码4-3: 数据流描述构建1位比较器
编码转换器
2进制-BCD码转换
移位加3算法
格雷码转换器
运算电路
加法器
半加器
代码4-1: 门级描述法构建1位半加器
全加器
代码4-2: 数据流写法构建1位全加器
四位脉动进位全加器
数据流操作符
带超前进位的全加器
串行进位加法器
先行进位加法器
减法器
半减器
全减器
加、减法
4位加减运算器
移位器
4位移位器
组合乘法器和除法器
二进制乘法
有符号乘法
除法运算
无符号乘法器 - 被乘数左移法实现
无符号乘法器 - 部分积右移法
32位无符号除法
带符号乘法器
矩阵相乘
定点矩阵相乘
11. Verilog code for 4x4 Multiplier
算术运算单元
时序逻辑电路 - 多一个随时间变化的维度
时序逻辑电路概述
锁存器和触发器
同步时序逻辑设计
典型时序逻辑部件设计
FPGA功能块
锁存器/触发器/寄存器
SR锁存器
代码6-1: 门级描述法构建RS锁存器
代码6-2: 行为级描述法构建RS触发器
D触发器
代码6-3: D类触发器
T触发器
代码6-7: 带有复位信号的4位右移寄存器
代码6-8: N位宽的右移寄存器
32位移位寄存器
计数器
3位计数器
模5计数器
N位计数器
二进制计数器
7进制计数器
环形计数器
代码6-9: 环形计数器
代码6-10: 扭环形计数器
4位环形计数器
代码7-7: 带有复位与暂停功能的秒表模块
脉动进位计数器
实验八 计时控制
任意波形的实现
时钟分频器
实验五 时钟分频
时钟分频器 - 模-10K计数器
代码6-4: 偶数分频模块
代码6-5: 整数倍时钟分频模块
闪烁灯
静态、动态LED
实验一 点亮LED
实验二 RGB LED
PWM
实验九 脉宽调制
代码7-5: 生成PWM信号的模块
直流电机调速
伺服电机定位
呼吸灯设计
移位寄存器
防抖按钮
时钟脉冲
有限状态机
实验十 状态机
序列检测器
交通灯
报纸售卖机 - 状态机
自动售货机
趴车系统 - 有限状态机
代码5-6: 密码锁代码 (未完成)
门锁代码
流水灯设计
代码7-4: 利用模块化设计8位流水灯
实验六 LED流水灯
按键控制LED设计
代码8-5: 进入各状态后的三色灯点亮机制
数字时钟
分频
校时
计时处理
报时
显示
FPGA设计和硬件描述语言
可编程逻辑器件和FPGA设计
FPGA入门介绍
FPGA软件
FPGA相关的电子技术
快速入门指导
Diamond
Quartus-II
参考资源
论坛
链接
HDL信息
Verilog语言简介
Verilog建模方式
Verilog代码实例
HDL概述
数字系统设计
运算方法和运算部件
基本运算部件
定点数运算
浮点数运算
FPGA功能块
指令系统
指令系统概述
指令系统设计
指令系统实例 - RISC-V架构
中央处理器
CPU概述
单周期CPU设计
多周期CPU设计
流水线CPU设计
流水线冒险及处理
高级流水线技术
FPGA功能块
软核处理器
自己设计CPU
MCS-8051
NIOS软核处理器
RISC-V处理器
MICO8软核处理器
MIPS处理器
单周期MIPS处理器
16位单周期MIPS处理器
流水线MIPS处理器
32位5级流水线MIPS处理器
ALU实现
协处理器
存储器层次结构
存储器概述
主存储器的基本结构
高速缓存存储器
虚拟存储器
FPGA功能块
FPGA内部存储器使用
ROM
分布式RAM/ROM
块RAM/ROM
FIFO实现
单端口RAM实现
存储器接口
DDR3
系统互连与输入、输出
外设与CPU和主存的互连
I/O接口和I/O端口
输入、输出控制方式
I/O子系统中的I/O软件
FPGA功能块
数字控制输入
矩阵按键模块
键盘消抖
代码7-2: 软件按键消抖的模块
代码7-3: 通过未消抖的按键控制LED等跳转
实验七 按键消抖
键盘LED
旋转编码器
PS/2接口
键盘
鼠标
传感器
温湿度计
OV7670摄像头
数字信息输出
蜂鸣器
蜂鸣器
发出报警声
简单数字电子琴
显示
点阵LED显示屏及汉字显示
LCD
LCD显示
滚动显示字符
VGA
条纹显示
PROM
块ROM中的图像显示块
屏幕保护程序
VGA设计
VGA图像显示
OLED显示
总线与接口
异步串行通信
串口通信UART
串行发送
串行接收
模拟数字接口
数据采集
图像读取
波形发生器
控制和通信
数据通信和控制
GCD算法
整数平方根算法
FIR滤波器
FFT
数字正交解调DDC
图像处理
车牌识别

评论

0 / 100
查看更多
硬禾发布
2021-09-07
1992
FPGA
开源
verilog
硬禾服务号
关注最新动态
0512-67862536
info@eetree.cn
江苏省苏州市苏州工业园区新平街388号腾飞创新园A2幢815室
苏州硬禾信息科技有限公司
Copyright © 2023 苏州硬禾信息科技有限公司 All Rights Reserved 苏ICP备19040198号