所选任务介绍

本项目主要设计一款多量程模拟采集前端，实现不同输入幅度范围的测量，项目完成需要完成以下任务。

1. 至少一路差分模拟输入，覆盖毫伏级至伏级至少三个量程
2. 输入端提供基本限流、过压保护和RFI滤波
3. 至少实现4档增益或4种有效量程
4. 增益切换
5. ADC或采集模块的低通滤波
6. 合适的参考电压和偏置
7. 电源与数字电源合理分区
8. 预留输入、各级输出、VREF、电源和数字控制测试点

设计方案介绍

本项目选用AD7693BRMZ作为ADC芯片，采用ADA4807-2ARMZ作为ADC的驱动芯片，驱动ADC前级RC低通滤波电路及ADC采样电容的采样建立，实现信号的稳定传输。AD8422BRZ作为仪表放大器实现小电压放大，提高分辨率， ADG2436BCP作为多路开关，控制仪表放大器的放大增益（可选四档位，分别对应EN:IN1:IN2 = 1 x x;EN:IN1:IN2 = 0 1 0;EN:IN1:IN2 = 0 0 1;EN:IN1:IN2 = 0 1 1;）。

设计涉及的电源轨很多，且多用于模拟电路中，所以采用DCDC+LDO的结构降低纹波。考虑便携式、电源要求纯净、采集系统本身的功耗低、与控制系统供电相独立，所以采用5V恒压电池供电，SEPIC/Inverting结构，实现升压和反向电压。输入接口仅保留有电池输入端口，也支持其他供电源从5V输入，输入端有5V TVS保护，在流向ADC的5V主线上有5V小电流齐纳二极管实现稳压，对TVS的残压和残余能量动作。除了ADC之外，其他的5V供电器件都可以容纳TVS的钳位电压，所以5V管主要保护ADC。

考虑电池购买回来，端子不一定符合我的接口设计，电池输入有防反接电路，如果接上电池之后，灯没被点亮，优先考虑电池反接。

由于级联LDO并不会PSRR简单叠加，且各LDO都有自己的闭环控制，轻易级联会将后级负载跃迁向前向后传到每一级电源轨上，且LDO输入阻抗很低，所以采取从DCDC前级或后级并联形式连接LDO，而任何LDO的负载跃迁都会被前级DCDC迅速调节，同时被每个LDO的输入电容解耦隔离。

由超低噪音LDO LT3042和LT3093组成低噪音±15V电源。两款LDO的压差都要求在200mV以上，所以前级DCDC输出设置在±15.5V，其他LDO均取自DCDC输出的±15.5V，构成+5.8V/-3.3V输出，而3.3V数字电源则由5V电池输入。

基准参考源本身有很大的PSRR，输出电流和负载都很小，输入阻抗很大，对前级影响很小，且负载扰动几乎不存在，且前级噪音影响基准参考源精度，所以2.5V和5V参考源输入端都取自5.8V LDO输出。

采样输入接口采用常用的香蕉头插座，用户可以直接使用市面常见的万用表低阻抗线或鳄鱼夹作为采集头，采样外部电压信号。采样部分电路采用对称布局，降低差模干扰，采集线附近用尽可能密集的地孔构建屏蔽，增加回流路径，降低对地阻抗。

核心模块介绍

采集部分

1. 设计主要围绕AD7693BRMZ芯片工作，AD7693BRMZ是一款支持真差分和单极输入的 16bit 无失码 PulSAR® ADC，最大吞吐 500kSPS，无流水线延迟。

• 静态精度
• • INL：典型 ±0.25 LSB，最大 ±0.5 LSB（满量程 ±8ppm）
  • DNL：±0.25LSB 典型，无丢码
• 动态精度
• • SINAD：96 dB
  • 动态范围：96.5 dB
  • THD：−120 dB
• 输入模式
  😄 IN+、IN - 各自引脚对地电压不能超出 0~VDD 范围！
• • 双极性模式：差分输入范围 $\pm V_{REF}$
  • 单极性模式：0 ~ $\pm V_{REF}$$\pm V_{REF}$
  • $\pm V_{REF}$：2.4V ~ 5.1V

在未经过PGA放大，双极性模式的情况下:
$LSB=\frac{2\times V_{REF}}{2^{16}}\approx 152.59\mu V$

已经可以满足我们最低需求的 20mV，设计中采用经过PGA放大的信号再ADC转换是为了提高弱信号在PCB版面的驱动和抗干扰，否则经过滤波，小信号会被衰弱到很容易被噪音淹没。在有效信号进来的第一时间叠加噪音被仪表放大器提高到伏级，再经过后续的滤波，更容易提取到真实信号。

2. ADA4807-2ARMZ-R7是一款电压反馈RRIO缓冲放大器，低电压噪音，低电压噪音、压摆率高、小信号带宽高、输入失调电压低，适合直流信号，驱动电流大，但电源轨跨度只有10V。作为AD7693的驱动前级，压摆率足够快速建立，且带宽高，叠加在有效信号上的噪音也很低，单位增益下性能优秀。
3. AD8422BRZ是一款单电阻增益设置、可双电源、超高CMRR、超低噪音、极低非线性度、轨到轨输出，高耐压差分输入的仪表放大器，很适合作为ADC的前级放大，不会吃掉ADC有效位，输入阻抗高达GΩ级别。
4. ADG2436是一款极低导通电阻(0.5Ω)，电阻平坦度极低(0.003Ω)，随信号电压变化的非线性误差极小，且连续电流足够，对高精度测量优化，且数字逻辑兼容多电平，无须额外转换。AD8422在高倍工作情况下，Rg电阻偏小，对附加的电阻敏感，这个芯片很适合用在AD8422的增益控制。

电源部分

LTM8049通过SPEIC/Inverting结构将电池5V电压预先提到±15.5V，后级再根据需求降压使用。

主要是由LT3042EDD#TRPBF和LT3093EDD#TRPBF组成超低纹波电源(0.8uV)，减少在微弱信号进入时，由电源叠加的噪音。

经仪表放大器放大后，后级的电路对电源的要求远没有仪表放大器高，由ADP7142ARDZ和ADP7182AUJZ-5.0-R7生成ADA4807所需的电源，ADP7142同时用于生成数字电源3.3V。

原理图

由于本设计涉及过多设计，本段主要讨论关键的设计，跳过电源稳压电路和推荐典型电路，附件原理图有部分详细的参数。

过压保护电路

通过PMOS和稳压管、1MΩ组成过压保护电路，正向由PMOS体二极管导通，通过稳压管和电阻构成的分压电路，稳压管的漏电流流过电阻在G侧构成正向反馈，PMOS完全导通。当反接，稳压管的正向钳位会避免PMOS导通。正向输入时，AO3401的导通电阻低到47mΩ附近，导通压降很低，且导通电流3A，远远高于我们的需求。

EMI滤波

通过磁珠和电容组成LC-π滤波，滤除电路输入侧高频EMI输入，该电路在DC-DC前端和ADC的5V供电前端使用。主要滤除线路上的高噪音、高纹波，无论是来自前端还是后端。电容的通交阻直特性会将线路上的高频能量对地释放，磁珠的高频高阻抗特性会以热方式消耗掉线路上的高频能量，两个方式相辅相成。

大电容的SRF低，所以补充100nF电容，两个电容组合扩大频段。

降噪输出

对于基于单位增益误差放大器架构的LDO，可以采用图中的RC串联耦合前馈反馈输出信号中高频波动，引入零点补偿环路稳定性，达到提高高频PSRR、改善瞬态响应的功能。

卡尔文采样

超低纹波LDO独有，通过卡尔文接法采样输出电压，降低走线误差。

RFI滤波和保护

差分电容和共模电容结合电阻构成RFI滤波结构，且电阻同时作为过流保护的电阻，采用双向低泄露二极管组成对正负电源的导通回路，避免输入端输入高于电源电压。

RFI滤波公式：

$$\begin{gathered} Filte{r}_{f_{DIFF}}=\frac{1}{2\pi R(2C_D+C_C)} \\ Filte{r}_{f_{CM}}=\frac{1}{2\pi R{C}_C} \end{gathered}$$

所以差模带宽=3.789kHz，共模带宽=79.5774kHz

电阻和双向二极管共同提高系统能耐受的最大电压

$$\begin{gathered} V_{MAX}=(40V+(-15V))+I_{IN}\ast 2000=25V+2000\ast I_{IN} \\ {V}_{MIN}=(15V-40V))-I_{OUT}\ast 2000==-25V-2000\ast I_{IN} \end{gathered}$$

该二极管最大正向电流215mA，所以$V_{MAX}$=425V,$V_{MIN}$=-425V

由于PGA的满幅输出超出了ADC驱动级的电压，所以需要由二极管和限流电阻组成后级保护。

差分结构

由缓冲器组成差分减法器结构，将单极转差分，增加ADC动态范围，且后续ADC采集解算无需考虑仪表放大器的基准电压，结果更准确。

根据”虚断“、“虚短”

$$\begin{gathered} \frac{AD{C}^{-}-AD{C}_{Buff}^{-}}{500}=\frac{AD{C}_{Buff}^{+}-AD{C}_{Buff}^{-}}{500} \\ AD{C}^{-}=2\ast AD{C}_{Buff}^{-}-AD{C}_{Buff}^{+} \\ AD{C}^{+}=AD{C}_{Buff}^{+} \\ AD{C}_{DIFF}=AD{C}^{+}-AD{C}_{-}=2\ast (AD{C}_{Buff}^{+}-AD{C}_{Buff}^{-}) \\ 且AD{C}_{Buff}^{+}=PG{A}_{OUT} \\ AD{C}_{Buff}^{-}=V_{REF} \\ 即AD{C}_{DIFF}=2\ast PG{A}_{DIFF} \end{gathered}$$

完整原理图

信号链分析

信号端差分输入-2.5V~2.5V，经过AD8422BRZ仪表放大器的多段增益（G=1，G=9.959，G=100，G=571.9），叠加参考源的2.5V实现0V~5V输出。共模电压Vcm为-12.5V~12V，下图是钻石图可以参考。

经过ADA4807-2组成的单端转差分，生成差分-5V~5V信号，Vcm逼近0，可参考之前的差分结构的计算，具有极高的共模抑制比。

下面分别是THD和Noise的数据

下图是该结构下的ADC的建立时间，完全满足ADC的采样速率，不存在位牺牲

ADC满幅±5V，对于2V量程(G=1)，实际使用±5V，占100%的量程；对于200mV量程(G=9.959)，实际使用±4.4918，占89.836%；对于20mV量程(G=100)，实际使用±5V，占100%的量程；对于2mV量程(G=571.9)，实际使用3.6438，占72.876%

误差来源

PGA

1. 输入端微弱信号受到的空间磁场干扰和源阻抗失衡
2. 电阻热噪音
3. 接触热电势和电阻
4. 电源侧的纹波叠加
5. 钳位二极管的漏电流在保护电阻上的失调电压
6. 基准漂移
7. 输入失调电压和输出失调电压

ADC驱动级

1. 电阻热噪音
2. 输入偏置电压
3. 失调漂移
4. 电源侧的纹波

ADC

1. 量化误差
2. 基准漂移

PCB设计

PCB设计遵从正负电源对称结构设计，由DCDC输出正负端构成上正下负的结构，后级依据各级电源分布排布芯片。对于独立电源设计的部分，电源靠近被供电芯片摆放。

信号输入端属于差分输入，采用对称分布，差分信号输入，大面积围绕地孔地，建立立体式地墙，屏蔽干扰同时增加对地的回流路径，提高高频通过能力。

模拟地和数字地采用布局不分割的方式，仅对于低频模拟地和敏感地（参考源地）等对信号敏感度要求高的部分采用星型单点接地，避免地弹。其余地采用分区管理，数字和模拟区分区，就近通过地孔与大铜皮相连。

低噪音LDO的后端采用卡尔文解法，反馈和输出在输出电容两端相连，实现低噪控制，提高控制精度。解耦电容遵从靠近芯片端，远大近小的原则，大部分走线通过铜皮连接，降低阻抗、提升载流，但与此同时要考虑电容耦合，信号抗扰能力，所以保证每一面的地的完整性和数字信号的远离很重要，敏感线可以尽可能细，降低电容耦合的噪音。

3D图

整体布局基本保证对称，分区完整，有关键标识

心得体会

高精度采样系统需要综合电源、驱动、带宽、速率等多方面考虑，整体性能是典型的“木桶效应”，全局最差的那个设计决定了整体的性能和精度，没有一个环节是可以忽略的。