1. 设计方案介绍

本设计是一个基于 Lattice iCE40UP5K 的小型 FPGA 开发平台，是2026 Make Blocks第二季第一期的任务7。该方案主要针对超低功耗、移动边缘计算和硬件加速应用。考虑到目前存储成本比较高，FLASH的芯片兼容SOC-8和WSON-8两种封装，支持多种W25Q类型的FLASH，十分方便备料。

板上资源框图：

• 核心 FPGA： iCE40UP5K-SG48，提供 5280 个 LUT 和内置的高容量 RAM。
• 电源系统： 双 LDO 方案。USB 5V 输入，U2 提供 3.3V（外设/IO），U5 提供 1.2V（FPGA 核心核心电压）。
• 存储： 采用 512Mbit (64MB) 的大容量 QSPI Flash，用于存储 FPGA 位流及用户数据。
• 时钟： 板载 12MHz 有源晶振。
• 接口： USB Type-C 接口（仅供电及保护）、RGB 三色 LED、复位按键、以及引出的 IO 扩展排针。

2. 设计的模块介绍

(1) 主要芯片选择与功能

• FPGA: iCE40UP5K-SG48 (U3)
• • 功能： 具有 5280 个 LUT、120Kb 双口 RAM、以及 1024Kb 单口 RAM (SPRAM)，非常适合跑一些微型软核（如 RISC-V）或进行简单的图像/音频处理。
  • 应用： 传感器融合、人工智能微缩版（TinyML）、接口转换。
  • DigiKey链接： Lattice iCE40UP5K-SG48
• Flash 存储: W25Q512JVEIQ (U?)
• • 功能： 512Mbit (64MB) 串行 Flash。对于 FPGA 来说，这个容量极其充裕，可以存放多个配置文件。
  • DigiKey链接： W25Q64JVSSIQ
• 核心电源 LDO: DS8272-1255 (U5)
• • 功能： 将电压降至 1.2V 给 FPGA 的核心（VCC）供电。
• 静电保护: USBLC6-4SC6 (U4)
• • 功能： 位于 Type-C 接口处，保护 CC1/CC2 信号线免受静电干扰。

3. 原理图和PCB设计介绍

原理图设计：

• 配置电路： 可以看到经典的 FPGA 配置电路，包括 SPI_CS、SPI_DI、SPI_DO、SPI_CLK 引脚连接到 Flash。
• 状态指示： 设计了 CDONE 相关的指示逻辑，用于判断 FPGA 是否加载程序成功。
• RGB 指示： 采用三个限流电阻控制一个共阳/共阴 RGB LED，便于调试。

PCB设计：

• 布局逻辑： 核心 FPGA 居中，1.2V 和 3.3V 的退耦电容分列两侧，缩短了电源路径。
• FLASH焊盘：此工程和FLASH焊盘的元器件库中的不一样，进行了修改。兼容SOC-8和WSON-8两种封装，支持多种W25Q类型的FLASH，在存储涨价周期十分方便备料。
• 配置线走线： Flash 与 FPGA 之间的 SPI 走线组做了长度控制，以保证位流加载的完整性。
• 底层： 底层有大面积的 GND 铺铜，通过中间的 49 号热焊盘（GND）进行散热。

4. 模块主要性能指标和管脚定义

• LUT 数量： 5280 个
• 嵌入式存储： 120Kb DPRAM + 1Mb SPRAM
• 核心电压： 1.2V
• I/O 电压： 3.3V
• 管脚定义：
• • H2 排针： 主要引出 IOT_xxx (Top Bank) IO口。
  • H3 排针： 主要引出 IOB_xxx (Bottom Bank) IO口及 VBUS/3V3 电源。
  • H1： 专门的 SPI 烧录接口（包含 SPI_DO, CLK, CS, DI）。
  • 关键信号： CRESET_B (复位输入), CDONE (配置完成指示)。

5. 心得体会（更正版）

意见与建议：

1. 亮点： 该板子选择 iCE40UP5K 是非常明智的，因为该系列拥有极好的开源工具链支持（如 Yosys, nextpnr），非常适合极客开发，不需要安装臃肿的商业软件。
2. Flash 容量： 64MB 的 Flash 对于这款 FPGA 来说是“顶级配置”，不仅能存逻辑，还能存超大的查找表或嵌入式代码。
3. 硬件改进建议：
4. • 如果在板子上加一个小型的晶振使能开关或时钟分配芯片，可以更灵活地测试不同频率。
   • 目前的 H1 接口是 6-pin，建议在丝印上标清各个信号的具体含义，防止反接。