2024 LTspice电路仿真竞赛挑战题汇总

内容介绍

37 数控滤波器

电路图

设计要求

利用状态变量型有源滤波器，设计一个数控有源滤波器。当控制端输入二进制数从000到111变化时，对应特征频率由1/8f变化到f。

理论分析

参数：设计f=1kHz，即特征频率序列为 $f_{n} = [1000 Hz, 2000 Hz ...8000 Hz], n = {18}$ 。每个滤波器采用二阶模拟低通巴特沃斯滤波器设计。即特征频率为-3dB衰减点的频率点。

根据UAF42内部电路搭建滤波器系统。如下图所示。

途中，RF1和RF2可以共同作用更改特征频率。RQ控制品质因数。品质因数Q和特征频率w_n的表达式如下所示

$ω_{n} = \frac{R _{2}}{R _{1} R _{F 1} R _{F 2} C _{1} C _{2}} Q = (1 + \frac{R _{4}}{R _{Q}}) \frac{1}{( \frac{1}{R _{1}} + \frac{1}{R _{2}} + \frac{1}{R _{G}} )} (\frac{R _{F 1} C _{1}}{R _{1} R _{2} R _{F 2} C _{2}})^{1/2}$

因此根据该公式，设 $R_{F 1} = R_{F 2} = R_{F}$ ，此时，计算得到的R_F值如下：

$R_{F} = [15915.5, 7957.7, 5305.2, 3978.9, 3183.1, 2652.6, 2273.6, 1989.4] (Ω)$

为了使特征频率处信号衰减为-3dB，因此计算得到：

$R_{Q} \approx 12.8 k Ω$

因此，只需要根据数字输入控制RF的阻值即可。因此采用模拟开关多为多路选择器如下所示。

采用两个八选一多路选择器，两个选择器接入同样的逻辑值，并将计算得到的八个电阻按照每个通道并行。使用3个逻辑值控制8路衰减器多路选择器的状态。逻辑电平的设置如下：

规定逻辑电平的高电平为3.3V。d2、d1、d0代表的多路选择器逻辑IN2、IN1、IN0的输入。因此绘制电路图。

电路仿真

输入为000时，截止频率为10.015953KHz。

输入为001时，截止频率20.047829KHz。

输入为010时，截止频率30.093858KHz

输入为011时，截止频率40.154246KHz

输入为100时，截止频率50.251527KHz

输入为101时，截止频率60.342156KHz

输入为110时，截止频率70.491633KHz

输入为111时，截止频率80.69755KHz

43 晶体管电流放大系数测试仪

电路图

设计要求

设计一个晶体管电流放大系数β测试仪，β测量范围20～200，以数字电压表显示β值。

理论分析

电路图中，Q1为待测NPN管，Q3为待测PNP管。R2、D1、R9、D2用来调整待测三极管静态以及后级仪表放大器的输入工模电压范围。Q1和Q3后的电路为压控恒流源电路，通过R12和R13、R4和R5对电源分压后输入到运算放大器OP07中，利用虚短续断法可控制R6、R8两端压差，从而控制输出到待测晶体管的基极电流。该电流经过三极管后被放大经过电阻转化为电压，使用仪表放大器测量对应的电压再根据输出电压和输入电流的关系即可得到晶体管的电流增益。

原件选型和参数设计

设计压控恒流源，其基本电路如下所示。

$设计时需要保证运算放大器工作在线性区域，三极管工作在放大区。图中的 R L 实际上是待测晶体管的 BE 端。当待测晶体管处于放大状态时，通常会存在 0.7 V 或者 0.3 V 的电压衰减。以上图中第二种为压控恒流源为例。当待测晶体管处于放大状态， U_{C} = [0.3 V, 0.7 V] 。此时，需要保证 U_{E} > 1.7 V 才能保证输出电流较为稳定。因此， u_{I} 需要尽可能大。 OP 07 运放供电为 \pm 12 V ，使 u_{I} = 10 V 保证输入不入轨。此时 R_{SET} 下端电压为 10 V ，压差为 2 V ，采用电阻 20 k Ω 。同时，由于集电极和射极的电流实际上并不一样，所以对电阻经行微调，得到最终 R_{SET} = 19.9085 k Ω 时， I_{O U T} = 100 u A 。得到 R L 的输出电流为 100 u A 。上图第一种的分析同理。待测晶体管 I_{b} 输入电流 100 u A ，放大倍数为 20200 倍，则 I c = 2 ma 20 ma ，分析待测 NPN 管的集电极支路， V_{R 2} = [1 V, 10 V] ， V_{R 1} = [10 mV, 100 mV] 。则当支路中没有二极管时三极管的 V_{CE (NPN)} = 12 V - [1.01 V, 10.1 V] = [1.9 V, 10.99 V] ，此时，仪表放大器的共模输入电压 V_{CM} = (2 V_{CE (NPN)} + V_{R 1}) /2 \approx V_{CE (NPN)} ，利用 A D I 的钻石图查看工具可以发现共模电压的上限几乎要接近电源电压如下图，这样会导致在三极管电流放大倍数为 20 倍时，仪表放大器的输入端共模电压过于接近电源电压从而导致输出失效。$

综上，因此采用1N4148二极管产生一个固定的0.7V压降，得到 $V_{CE (NPN)} = [1.2 V, 10.29 V]$ 仍处于放大状态，且共模电压也处于合适的工作状态。对于PNP管测试的分析同理即可。

在得到了输入信号的共模、差模电压以及放大倍数之后，采用ADI推荐的AD8422仪表放大器作为后级放大电路，设置偏置为0，放大倍数为20倍，此时输出电压理论范围为 $V_{O} = [0.2 V, 2 V]$

电路仿真

仿真时，采用如下图指令。

Ø 第一行为设置仿真时间1s。

Ø 第二和第三行为设置待测NPN和PNP管的电流放大倍数变量val。

Ø 第三行和第四行为将输出电压的值打印在ERROR LOG文件中。得到的数据结果见最后页

Ø 第五行为对两待测晶体管放大倍数val进行扫描，起点为20，终点为200，扫描间隔为1。

将测得的结果在Matlab中绘图得到两个管子的测量曲线图如下。

使用Matlab对曲线进行拟合，得到实际的电压和增益的转换公式如下。

$hFE_{NPN} = 0.0099 * Vo_{NPN} + 0.000824 hFE_{PNP} = 0.0099 * Vo_{PNP} + 0.000824$

46 数控衰减器

电路图

设计要求

以集成运放为核心，设计一个数控衰减器。数控衰减器由带数控端口并具有恒定输入电阻（100kΩ）的电子衰减器和数控电路两部分组成。其中，电子衰减器部分是由集成运放构成的多级衰减电路组成，每一级是否衰减由数控信号决定，从而对整个衰减器实现数控。

设为4级衰减量，分别为 1dB、2dB、4dB 和 8dB，当衰减选择输入从 “0000” 变化到 “1111” 时，输出电压的衰减量从0dB变化到－15dB。衰减量控制分别由“+”和“－”按键完成，“+”为衰减量增加，“－”为衰减量减少。

理论分析

设计五级放大电路，前四级为并行的衰减器和跟随器，如下图。

该电路中ADG1633和ADG1419分别为1选2和2选1多路选择器，两个选择器中间有并行的衰减器和跟随器。题目中要求输入阻抗为100k欧。对于跟随器，输入阻抗接近无穷大，因此与输入端并联100k电阻，使其输入阻抗为100k。对于衰减器，其本质为反向比例放大器，输入阻抗为其输入端的串联电阻，传入100k电阻，此时衰减器输入阻抗为100k欧姆。以这种方法，不管ADG1633选择输入任何一端，其输入阻抗都为100k。输入端添加100p的电容，用以减小通道切换导致的尖峰。对于衰减器反馈电阻的选择，首先确定衰减倍数。-1dB为十进制0.891250938133746倍、-2dB为十进制0.794328234724282倍、-4dB为十进制0.630957344480193倍、-8dB为十进制0.398107170553497倍。所以，四级衰减器的反馈电阻阻值分别为：89.12k、79.43k、63.10k、39.81k。同时，使用4个逻辑值控制4级衰减器多路选择器的状态。逻辑电平的设置如下：

规定逻辑电平的高电平为3.3V。d3、d2、d1、d0依次代表8、4、2、1dB的衰减通路。根据衰减定义和系统级联的关系我们可知。若将二进制数d3d2d1d0改为十进制即对应了衰减分贝。

由于衰减器为反向比例放大电路，因此输出信号会发生180度的相位反转。为了防止这种反转产生，我们需要第五级电路，用以在信号发生反转时的相位补偿。如下图。

上方支路为电压跟随器，当输入信号未发生反转时，直接经过电压跟随器输出信号。下方支路为反向比例放大器，增益为-1，当信号发生反转时，经过下方支路即可完成信号的相位补偿。多路选择器的状态需要根据信号是否发生反转进行更改，这里我们选择使用数字逻辑来进行判断。当信号经过奇数次衰减器时，U17的输入信号一定发生反转，只需要将IN5拉高即可时信号进入相位补偿通路。也就是说，当d3d2d1d0二进制序列中只要出现了1个1或者3个1时，信号必定发生反转。可得到其逻辑表达式如下所示。

$IN_{5} = \overline{d_{3} d_{2} d_{1}} d_{0} + \overline{d_{3} d_{2}} d_{1} \overline{d_{0}} + \overline{d_{3}} d_{2} \overline{d_{1} d_{0}} + \overline{d_{3}} d_{2} d_{1} d_{0} + d_{3} \overline{d_{2} d_{1} d_{0}} + d_{3} \overline{d_{2}} d_{1} d_{0} + d_{3} d_{2} \overline{d_{1}} d_{0} + d_{3} d_{2} d_{1} \overline{d_{0}} IN_{5} = (d_{3} ⨁ d_{2}) ⨁ (d_{1} ⨁ d_{0})$

所以可以根据逻辑表达式得到电路如下图所示：

电路仿真

输入电阻测试：

设置V2输入信号源的输出电阻为0和100k欧，并调整d3d2d1d0=0000即0dB衰减，寄生电阻为0欧时输出信号应该发生不衰减，寄生电阻为100k欧时输出信号应该发生1/2衰减。因此仿真结果正确。如下图所示。绿线为Rser=0，蓝线为Rser=100k。

调整d3d2d1d0=0001即1dB衰减，寄生电阻为0欧时输出信号应该发生1dB衰减，寄生电阻为100k欧时输出信号应该发生7dB衰减。如下图，结果正确

衰减测试：

编写如下指令。

第一行：仿真时间10ms，只显示1.2us后的波形

第二行：测量输入电压峰峰值

第三行：测量输出电压峰峰值

第四行：测量衰减的分贝值。

第五行：更改输入的二进制序列。

通过不断更改输入的二进制序列然后查看log中打印的衰减值并记录，以输入0001为例，测得衰减为-1.00995dB，符合测量结果，如下图所示。

列写测试结果，如下表所示。

测量结果正确。

47 降噪耳机电路

电路图

设计要求

主动降噪耳机是采用耳机内的麦克风对外面的噪音进行采样，通过内部电路，产生与噪音大小相等、相位相反的声波，从而抵消噪音，实现降噪的效果。据此，设计一个双声道主动降噪耳机电路。

理论分析

麦克风仿真：选择POM-3535P-R麦克风。其基本参数如下图：

由图可知，根据灵敏度可以得到输出电压和声压的关系如下：

$10^{- \frac{35 d B V}{20}} = 17.78 mV / P a$

输出电流和声压的关系为：

$\frac{17.78 mV / P a}{2.2 k Ω} = 8.083 μ A / P a$

假设最大输入的声压为100dBSPL，相当于2Pa的声压。所以麦克风的输出最大电流为2Pa\ast8.083\mu A/Pa=16.166\mu A。

根据上述micphone的参数图由于电流消耗为0.5mA，且操作的标准电压为2V，设置电源电压为9V。所以偏置电阻R1如下：

$R_{1} = \frac{V _{CC} - V _{D C}}{0.5 m A} = 13.7 k Ω$

下图为简单的麦克风模型

VS为等效的输入噪声，且1V代表1Pa。VE为直流偏置。G1为压控恒流源其跨导为以产生8.083\mu A/V等效为8.083\mu A/Pa。由于偏置电流为0.5mA，所以求偏置VE的值为:

$I_{D C} = 5 ma = V_{E} * \frac{8.083 μ A}{V} V_{E} = \frac{5 m A}{8.083 u A} = 61.858 V$

麦克风采集到噪声信号后输入到后级预放大器中。

运算放大器采用LT1056，增益带宽积6.5MHz，压摆率16V/us，偏置电压仅为50uV，偏置电流仅为40uA，噪声功率谱密度为 $22 nV / H z$ ，且其具有极高的输入阻抗。因此非常适合作为音频放大器。预放大电路中，C1和R3组成高通滤波器，滤除输入音频信号的直流分量。且由于MIC的输出阻抗较高，约为75kΩ，因此为了防止分压导致的衰减，使用较大的1M电阻作为高通滤波器的接地电阻。使用R4和R5控制放大系数为34倍，此时输出信号的最大幅度范围到达 $\pm (16.166 μ A * 13.7 k Ω) = \pm 0.2214 V$ ，放大34倍后变为 $\pm 7.53 V$ ，刚好不会触发LT1056电源轨导致的非线性失真。使用C2电阻隔绝直流，此时，直流偏置经过该放大器后增益为1，输出不变，但是交流放大34倍，因此从归一化的角度看，直流分量大幅度减小。