事件控制分为边沿触发事件控制和电平敏感事件控制\\
边沿触发事件控制\\
格式为：@事件声明\\
例如：@（posedge Clock）\\
带有事件控制的进程或过程语句的执行，须等到指定事件发生。上例中，如果Clock信号从低电平变为高电平（正沿），就执行赋值语句；否则进程被挂起，知道Clock信号产生下一个正跳边沿。\\
posedge表示上升沿（正沿）；negedge表示下降沿（负沿）\\
<code verilog>
例：两个边沿触发事件
always @(posedge clk or negedge reset)
  begin
    d1<=1'b1
    d2<=d1;
  end
......
</code>