RISC-V相关资源
RISC-V(发音为“risk-five”)是基于已建立的精简指令集计算机(RISC)原理的开源硬件指令集架构(ISA)。该项目于2010年在加州大学伯克利分校开始,但许多贡献者都是不隶属于该大学的志愿者。2019年3月,用户端的版本2.2的ISA固定下来,大多数软件开发者可以继续进行开发。 特许模式的ISA的草案版本1.10可以使用。 调试规范可用作草案版本0.13.1。

可用的新指令集架构(ISA)通常非常昂贵,计算机设计师通常无法免费工作。此外,开发CPU需要几个专业的设计专业知识:电子数字逻辑、编译器和操作系统。在专业工程组织之外找到这样一个团队是不容易的。团队通常是从他们的设计收取的钱中支付的。因此,计算机设计的商业供应商,如ARM Holdings和MIPS Technologies,就其设计,专利和版权的使用收取使用费。 在发布描述其设计详细优势和指令集的文档之前,他们还经常要求保密协议。在许多情况下,他们从未描述他们的设计选择的原因。 这种费用和保密性使得新硬件和软件的开发变得更加困难。它还会阻止安全审核。另一个结果是除了在学术环境中之外,尚未解释或提供现代的,高质量的通用计算机指令集。 RISC-V开始解决这些问题。我们的目标是制作一个开源的实用ISA,可以在任何硬件或软件设计中使用而无需使用版税。此外,至少在广义上解释了项目每个部分的基本原理。 RISC-V的作者是学术性的,但在计算机设计方面拥有丰富的经验。 RISC-V ISA是一系列学术计算机设计项目的直接开发。它的部分原因是为了帮助这些项目。 为了解决设计成本问题,该项目由DARPA资助的学术研究开始。为了构建一个庞大,持续的用户社区,从而积累设计和软件,RISC-V ISA设计人员计划支持各种实际用途:小型,快速和低功耗的实际实现,没有针对特定的微体系结构进行过度架构。对大量贡献者的需求是RISC-V被设计为适合如此多用途的部分原因。 因此,许多RISC-V贡献者将该项目视为一项统一的社区工作。



