首页 > 工具 > FPGA编程 > HDL语言 > HDL语言

HDL语言

HDL语言
简介
硬件描述语言(英文: Hardware Description Language ,简称: HDL )是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言,数字电路系统的设计可以从顶层到底层(从抽象到具体)逐层描述自己的设计思想,用一系列分层次的模块来表示极其复杂的数字系统。然后,利用电子设计自动化( EDA )工具,逐层进行仿真验证,再把其中需要变为实际电路的模块组合,经过自动综合工具转换到门级电路网表。
分类
Verilog HDL

Verilog语言灵活

由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。
VHDL

VHDL语言严谨

出现在在80年代的后期,最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。VHDL主要用于描述数字系统的结构,行为,功能和接口。
历史
硬件描述语言 HDL 的发展至今已有 20 多年的历史,并成功地应用于设计的各个阶段:建模、仿真、验证和综合等。到 20 世纪 80 年代,已出现了上百种硬件描述语言,对设计自动化曾起到了极大的促进和推动作用。但是,这些语言一般各自面向特定的设计领域和层次,而且众多的语言使用户无所适从。因此,急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。 20 世纪 80 年代后期, VHDL 和 Verilog HDL 语言适应了这种趋势的要求,先后成为 IEEE 标准。
设计流程
FPGA设计流程
anran
433次阅读
2019-05-27