项目基地
知识图谱
硬禾学堂
评测
工具
百科
AI助手
发布项目
登录
/
注册
首页
>
知识图谱
>
平台
关于Verilog学习的文章 - 来自“不忘出芯”公众号
收藏
分享
脑图
关于Verilog学习的文章 - 来自“不忘出芯”公众号
Verilog语法及常见错误
Verilog极简教程
Verilog常见错误（1） - 仿真编译错误
Verilog错误大全(2)- sdf反标出错
Verilog错误大全(3) 系统集成
IC工程师的工具箱
IC工程师的工具箱：Bash
IC工程师的工具箱：Git
IC工程师的工具箱：make
IC工程师的通用技能：setup与hold
IC工程师的通用技能：时钟与周期
IC工程师的通用技能：文本处理
NVDLA学习笔记
001：获取源码
002：Tree Config Make
003：Environment Setup
004：运行一个仿真case
005：代码综合
006：FPGA移植
007：参考资料汇总
008：基于开源项目学习Verilog
每日一题：一起学Verilog
001 CMOS反相器
002 转换时间与传播延迟
003 逻辑电平
004 原码、反码、补码
005 进制与编码
006 三态缓冲器
007 开漏输出
008 MUX
009 与非门与或非门哪个快
010 比较器
011 竞争和冒险
012 一位全加器
013 二四译码器
014 BCD码
015 奇偶校验
016 参数化多路复用器
017 z = abs(x-y)
018 取整函数
020 统计1的个数
021 三个数的最大值
022 D触发器
023 DFF与Latch
024 DFF的建立与保持时间
025 latch的建立与保持时间
026 边沿检测
027 计数器
028 串并变换
029 101序列检测器
030 乘法器时分复用
031 存储器
032 ROM
033 SRAM bit cell
034 单端口SRAM
035 Pseudo dual-port RAM
036 异步PDP RAM
037 同步 DP RAM
038 3-tap FIR
039 3-tap FIR w/ bypass
040 抽头数可配置的FIR
041 参数化FIR
042 FIR的延迟
043 累加滤波器
044 一阶IIR
045 二分频时钟
046 三分频时钟
047 clock gating cell
048 静态时钟切换
049 动态时钟切换
050 亚稳态
051 reset synchronizer
052 reset synchronizer w/ scan
053 Johnson计数器
054 环形计数器
055 按键防抖
056 PWM
057 单脉冲跨时钟域传递
058 同步FIFO
059 异步FIFO
060 格雷码设计
061 FIFO深度计算
062 握手协议
063 下采样握手协议
064 上采样握手协议
065 1-to-N握手协议
066 N-to-1握手协议
工具
01：提高Verilog编程效率的一些技巧
02：Verilog中使用宏定义的注意事项
03：如何阅读Verilog代码？
04：马克一下 - Markdown
闲聊知识
关于FIFO的一些问题
如何做好芯片复位(Reset)？
Verilog开源项目
Verilog玩具：I2C模块
Verilog是什么，学了有什么用？
Verilog从入门到放弃
Verilog的生产力工具与环境
经典ASIC开发流程
四大MM：IC前端工程师的最爱
经典SoC设计流程
芯片系统级功耗数据分析：以一颗视频编码芯片为例
聊聊DDR的功耗
某28nm量产芯片的功耗数据分析：多核应用处理器(AP)
芯片开发的七个阶段：BP is PPT
TensorFlow学习笔记：环境搭建
一个数字IP的交付流程
推荐几个IC相关网站
推荐一些Github上的IC资源
【模型07】复利公式
评论
0 / 100
发表评论
查看更多
硬禾发布
2019-07-24
3242
硬禾服务号
关注最新动态
0512-67862536
info@eetree.cn
江苏省苏州市苏州工业园区新平街388号腾飞创新园A2幢815室
苏州硬禾信息科技有限公司
友情链接
STEP小脚丫
纳芯微电子
Copyright © 2023 苏州硬禾信息科技有限公司 All Rights Reserved 苏ICP备19040198号
