项目/活动电赛商城文档笔记仿真/工具参考设计AI助手
发布项目
登录/注册
首页
>
文档笔记
>
平台
开源FPGA设计工具链
收藏
分享
脑图
开源FPGA设计工具链
RTL综合器，并支持扩展的Verilog 2005
实验性的VHDL综合器，构建在Yosys里面方便使用
CLI工具支持Yosys插件
可以使用Lattice ECP5位流的工具
可以使用Lattice ICE40 位流的工具
支持ICE40和ECP5架构的时序驱动的布局布线工具
设备固件升级功能
用于基于FTDI的JTAG编程的基本驱动程序，用以编程ECP5
评论
0 / 100
查看更多
硬禾发布
2020-07-27
2763
硬禾服务号
关注最新动态
0512-67862536
info@eetree.cn
江苏省苏州市苏州工业园区新平街388号腾飞创新园A2幢815室
苏州硬禾信息科技有限公司
友情链接
STEP小脚丫纳芯微电子
Copyright © 2024 苏州硬禾信息科技有限公司 All Rights Reserved 苏ICP备19040198号