基于FPGA与RISC-V的嵌入式系统设计配套资源
收藏
分享
脑图
基于FPGA与RISC-V的嵌入式系统设计配套资源
基于FPGA与RISC-V的嵌入式系统设计
内容简介
本书详细介绍了RISC-V指令集和其背后的设计思想，并在此基础上引入了一种称为FARM的软硬件开发模式，将FPGA同RISC-V CPU软核相结合，并利用Arduino与Make作为软件快速开发工具，有效地提高了开发效率，使系统设计具有更好的通用性和可移植性。
除了上述有关软硬件的讨论之外，本书的作者还与国内小脚丫FPGA的团队进行了合作，成功地将书中的大部分内容移植到了小脚丫FPGA旗下的STEP CYC10开发板上，并将相关的技术细节在书中做了详细陈述，以方便读者的动手实践。
本书内容既有深度，亦有广度，对各类从事软硬件开发的科技人员会有很大的参考价值。对高校相关专业的学生，本书也是一部很好的教学资料。
购买链接-预售
配套开发板
功能特性
基于 Intel Cyclone10LP系列设计的 FPGA开发板，强大的逻辑资源和存储资源，适用于各种系统研发项目中
板上扩展了SDRAM和Flash，用于需求更大存储的应用
板卡尺寸只有72mm×40mm，通过背后的插座可以扩展各种应用
板卡上集成了USB Blaster编程器可以直接通过USB端口供电、对FPGA进行配置
支持RISC V的移植，并提供RISC V的开源代码
支持NIOS的移植和运行
资源介绍
功能框图
核心器件：Intel Cyclone 10 LP FPGA-10CL016YU256C8G；16000个LEs资源，可以升级为25000个LEs的版本56个M9K memory blocks, 片上存储空间达504Kbit；56个DSP blocks；4路PLL；支持DDR/DDR2/LPDDR存储器；53对LVDS
购买链接
板子资料
PulseRain Reindeer_Step开源RISC-V CPU
PulseRain Reindeer_Step 架构
PulseRain Reindeer 是由Changyi Gu主持设计的 RISC-V处理器内核，该软核在2018年由RISC-V 基金会官方举办的全球 Soft CPU 设计大赛中脱颖而出，荣获季军 (RISC-V SoftCPU Contest )，本次移植的是在PulseRain Reindeer处理器内核基础上，改进的Reindeer_Step软核。作者在2019年的RISC-V设计比赛中又获得了冠军。
RISC-V软核架构
Von Neumann架构
支持RISC-V RV32I [M]指令集
2 x 2流水线架构
综合平衡了速度和面积
SDRAM控制器，利用板上8M动态内存作为代码和数据内存
中断支持
板上硬件资源支持，GPIO/UART等外设，也可自行裁剪
FPGA+RISC-V+Arduino+Make的嵌入式开发方式
开源代码仓库
参考资源
评论
0 / 100
查看更多
chen2020-01-17
6046
Copyright © 2023 苏州硬禾信息科技有限公司 All Rights Reserved 苏ICP备19040198号