此参考设计介绍采用时序交错配置射频采样模数转换器 (ADC) 的 20.8GSPS 采样系统。时序交错法是一种经实践检验可提高采样率的传统方法，然而，匹配个别 ADC 失调电压、增益和采样时间不匹配是实现性能的关键。随着采样时钟频率的增加，交错复杂性也随之增加。ADC 之间的相位匹配是实现更出色的 SFDR 和 ENOB 的关键规格之一。本参考设计通过采用简化 20.8GSPS 交错实施的 19fs 精确相位控制措施，在 ADC12DJ5200RF 上应用了无噪声孔径延迟调节功能。本参考设计基于符合 12 位系统性能要求的 LMK04828 和 LMX2594，采用了板载低噪声 JESD204B 时钟发生器。 特性 采样率高达 20.8GSPS，采用时序交错 12 位射频采样 ADC 6GHz 模拟前端 出色的采样时钟相位调整（19fs 分辨率） 多个 ADC 的相位同步 输入电压为 12V 时，配套电源参考设计的效率高于 85% JESD204B 支持 8 个、16 个或 32 个 JESD 通道，每通道的数据速率高达 12.8Gbps