活动简介
WeDesign活动是硬禾学堂发起的“一起设计、一起体验”活动。参加者可以通过提交申请来获取芯片、仪器、工具等。如果能在规定时间内完成相应的任务，就可以获取补贴费用，优质作品更是有丰厚的奖励。
本期活动的产品型号为小脚丫STEP-HR03-U81，是一款超小巧40脚DIP结构的FPGA开发板。核心FPGA芯片选用了京微齐力公司HME HR系列产品，同时板上集成了按键、拨码开关、数码管、LED等多种外设资源。
参赛者需根据具体的任务选择采购“京微齐力 HR03 FPGA 核心板”或“京微齐力 HR03 FPGA 核心板 + 电赛训练板底板套件”。在规定的时间内使用开发板完成任务并提交项目报告，项目审核通过后不仅可获得购买板卡金额的全额返还，还可得200元基础奖励。
下单福利：京微齐力定制扩展坞（46份），奖品随订单发货，先下单先得，每人限领1份。
活动时间
2026-09-10 - 2026-11-15
平台及任务
小脚丫FPGA核心板 STEP-HR03-U81（京微齐力HR03版本）
小脚丫STEP-HR03-U81是一款超小巧40脚DIP结构的FPGA开发板。核心FPGA芯片选用了京微齐力公司HME HR系列产品，同时板上集成了按键、拨码开关、数码管、LED等多种外设资源。
平台详情立即购买
扫码加群
任务列表：任选1项完成即可
任务1
选手可从基础题、进阶题中任选一题作答。进阶题整体难度更高，完成进阶题的作品，在大奖评选环节具备更大优势。
基础题推荐开发板：京微齐力 HR03 FPGA 核心板
进阶题推荐开发板：核心板+电赛训练板底板
【基础题】 使用京微齐力 HR03 FPGA 核心板实现一个真正可以使用的电子秒表，而不是让数码管从 00 数到 99 的简单计数器
（难度：⭐⭐）
功能要求：
支持开始、暂停、清零、计次（LAP）等基本操作，LAP 计次时间按与当前计时相同的方式显示（如 12.8 s 显示为 1 个 LED + 数码管 2.8）
计时精度 0.01 s
按键须经消抖处理
使用板载 2 位数码管显示秒的个位与十分位（X.X 秒），十位秒数用 8 个用户 LED 表示：点亮 N 个 LED 即当前计时处于 NX.X 秒区段（如 23.5 s 显示为 2 个 LED 常亮 + 数码管 3.5），整体显示范围 0.0 ~ 89.9 s；计时到 89.9 s 后的溢出处理方式自选（回绕归零、数码管与 LED 同步闪烁报溢出等），须在说明中注明
允许接 OLED/TFT 扩展显示完整时间（含 0.01 s 读数）
按键分配建议：
K1：START / PAUSE
K2：RESET
K3：LAP
K4：MODE（进阶题用于功能模式切换；基础题可闲置或自定义）
【进阶题】在基本秒表之上扩展高级计时功能
（难度：⭐⭐⭐）
功能要求：
至少实现以下功能中的两项：最佳成绩记录、倒计时、计圈、超时报警
外接 LCD/OLED 屏显示完整计时时间（如 12.37 s，精确到 0.01 s），不再受板载 2 位数码管显示位数限制
蜂鸣器提示
技术要点建议（不强制）：
系统时钟分频与计时 Tick 生成
计数器与按键消抖
计时状态机
显示驱动：十位秒数译码为 LED 亮灯个数，个位与十分位译码为七段码
查看任务
任务2
选手可从基础题、进阶题中任选一题作答。进阶题整体难度更高，完成进阶题的作品，在大奖评选环节具备更大优势。
基础题推荐开发板：京微齐力 HR03 FPGA 核心板
进阶题推荐开发板：核心板+电赛训练板底板
【基础题】利用板载外设设计一个四位电子密码锁，重点考察 FPGA 最重要的设计基础之一——有限状态机（FSM）
（难度：⭐⭐⭐）
使用外设：
4 位拨码开关
4 个按键
板载 RGB LED（WS2812）
板载数码管
功能要求：
通过「拨码开关以二进制拨位选择数值（0 ~ 15）→ 按键确认 → 输入下一位」完成四位密码输入，例如 3 → 7 → 1 → 5
核心逻辑须以有限状态机实现，状态划分与流转方式自定（如输入、校验、开锁、错误、锁定等），设计说明中须给出状态转移图或状态表
输入错误时 RGB LED 红色闪烁，数码管显示 Er
连续错误 3 次进入锁定状态 10 秒，数码管倒计时（10、09、08……00）结束后重新允许输入
提示：板载 RGB LED 为 WS2812 串行器件（两颗串接、共用一路 DIN），不是三路独立 IO 的普通 RGB 灯，须自行实现其单线串行驱动时序，驱动实现本身就是本题考察点之一。
【进阶题】在基础密码锁之上，增加密码动态性与真实交互体验
（难度：⭐⭐⭐⭐）
功能要求：
密码不能硬编码为固定值，须由 DIP + LFSR 或某种初始化操作产生，生成或设定的密码须有途径让使用者得知（如初始化时在数码管上逐位轮流展示，每位停留约 1 s；或通过 OLED 展示完整四位密码）
密码重置机制：长按某个按键进入密码修改模式，重新设置密码并生效
可外接模块增强真实感：OLED、TFT、舵机、蜂鸣器、电磁锁模拟器、RFID 模块
技术要点建议（不强制）：
状态机编码与状态转移条件设计
密码的生成、存储与比对方式
例如接一个 SG90 舵机：LOCKED 状态下校验 PASS 后舵机旋转 90° 模拟开锁，使作品从数字逻辑题变成真正的小硬件系统
查看任务
任务3
选手可从基础题、进阶题中任选一题作答。进阶题整体难度更高，完成进阶题的作品，在大奖评选环节具备更大优势。
基础题推荐开发板：京微齐力 HR03 FPGA 核心板
进阶题推荐开发板：核心板+电赛训练板底板
【基础题】 让 FPGA 第一次真正体现它的独特价值——不只是控制外设，而是直接产生精确的数字时序和连续信号
（难度：⭐⭐⭐）
功能要求：
产生至少三种波形：正弦波、方波、三角波
输出通路任选一种：DAC、PWM + RC 滤波、R-2R DAC，或音频 Codec（受采样率限制，仅覆盖约 20 kHz 以下频段）
频率范围 1 Hz ~ 50 kHz（更低频便于肉眼观察，更高频受限于 DAC 和 RC 滤波）
可通过 4 位拨码、按键、编码器或 OLED 设置波形与频率（如 WAVE: SINE / FREQ: 1000 Hz）
技术要点建议（不强制）：
DDS（Direct Digital Synthesis）结构：相位累加器 → 波表 ROM → DAC，通过 phase += phase_step 得到不同频率
正弦波表可存放在片上存储中
低成本方案可用 PWM + RC 滤波，无须购买昂贵 DAC；实现方式不强制，能产生指定频率和指定波形、通过外部硬件输出可观测信号即可
【进阶题】在单路波形输出之上，扩展音乐交互与多路并行输出
（难度：⭐⭐⭐⭐）
功能要求：
音乐模式：接小喇叭，通过按键选择音符（C D E F G A B），OLED 显示音符与对应频率（如 NOTE: C4 / FREQ: 261.6 Hz），构成 FPGA 小型电子合成器
同时输出两路不同波形，例如 CH1 = 1 kHz 正弦、CH2 = 2 kHz 方波
两项可任选其一实现，同时实现时注意裁剪规模
技术要点建议（不强制）：
两路建议共用一套波表以节省资源，或与音乐模式二选一
双路输出体现 FPGA 的并行能力：两个 DDS 通道同时工作，而非 MCU 式的轮流输出
两路输出需两套独立输出通路，如双 SPI DAC、双 PWM + RC 或两路 R-2R DAC
查看任务
任务4
选手可从基础题、进阶题中任选一题作答。进阶题整体难度更高，完成进阶题的作品，在大奖评选环节具备更大优势。
推荐开发板：京微齐力 HR03 FPGA 核心板
【基础题】让 FPGA 产生信号，本题让 FPGA 测量信号——做一把「数字尺子」，考察与计数、分频同源但目标相反的另一类基本功：精密测量
（难度：⭐⭐⭐）
信号源可以是（任选）：
题 3 波形发生器的输出（双板互测，或同板自发自收）
MCU / Arduino / ESP32 输出的 PWM
函数发生器 / 示波器信号源
其他任何周期性数字信号
功能要求：
测量输入信号的频率并稳定显示（OLED、TFT、UART 输出到 PC 均可；若使用板载 2 位数码管，读数超出两位时须以单位换算或分页显示处理并说明，如以 0.1 kHz 为单位显示两位）
读数刷新周期自定并说明（如每秒刷新一次），显示稳定不跳变
测量结果须与信号源设定值或示波器读数一致，提供对照说明或截图作为证明
技术要点建议（不强制）：
直接测频法：固定门闸时间（如 1 s）内对输入脉冲计数，计数值即频率
低频信号直接测频刷新太慢，可改测周期法：对相邻边沿之间的高频时钟脉冲计数后换算频率
输入信号先经过同步/滤波处理再计数，避免毛刺引起误计数
【进阶题】 在单一测频之上扩展成多参数测量仪器
（难度：⭐⭐⭐⭐）
功能要求：
至少实现以下功能中的两项：脉宽测量、占空比测量、自动量程（低频自动切换测周期、高频自动切换测频）、UART 导出测量数据
如条件允许，与题 3 波形发生器联动演示：改变波形发生器输出频率，仪器读数实时跟随
技术要点建议（不强制）：
等精度测量：让门闸时间与被测信号边沿同步对齐，可在全频段获得近似一致的相对误差（消除 ±1 计数误差），是本题的高分方向
脉宽与占空比可共用一套边沿捕获逻辑：分别锁存上升沿、下降沿时刻的计数值再作差
频率、脉宽、占空比分时复用输入通道与捕获逻辑，可节省资源
查看任务
任务5
FPGA 游戏机
难度
选手可从基础题、进阶题中任选一题作答。进阶题整体难度更高，完成进阶题的作品，在大奖评选环节具备更大优势。
推荐开发板：京微齐力 HR03 FPGA 核心板 + 电赛训练板底板
【基础题】 让 FPGA 在一块屏上跑起一个真正可玩的小游戏，从「驱动单个外设」走向「综合系统」：显示时序、实时逻辑与交互在同一个工程里协作
（难度：⭐⭐⭐⭐）
功能要求：
在 TFT 屏或 VGA 显示器上实现一个可玩的小游戏，类型任选，例如贪吃蛇、Pong、方块躲避
至少一个由按键控制的元素（如方向控制、左右移动）
有得分机制与游戏结束判定（如吃到食物得分、碰撞后结束）
分数与游戏状态（进行中/结束）有明确显示
游戏按固定节拍推进（如每秒移动 N 格），而不是全速空转
技术要点建议（不强制）：
显示时序驱动：按 TFT 控制器时序或 VGA 行场时序逐像素扫描输出
游戏主体建议用一个状态机组织：待机 → 进行中 → 结束 → 重开
碰撞检测用坐标比较即可完成，无须复杂运算
随机元素（如食物位置）可用 LFSR 产生
建议按扫描时序直接生成像素或用小图块（Tile）方式绘制，避免整屏帧缓冲，分辨率与色深可自行裁剪
【进阶题】把小游戏做成有完整体验感的游戏机
（难度：⭐⭐⭐⭐⭐）
功能要求：
至少实现以下功能中的两项：音效（蜂鸣器/小喇叭，吃食物与碰撞提示音不同）、难度递增（速度随分数加快）、暂停/重开、最高分记录
或挑战双人对战（两组按键）／内置第二个游戏并通过菜单切换
技术要点建议（不强制）：
音效发生器可与游戏主逻辑并行运行，体现 FPGA 并行优势
最高分掉电保存需要非易失存储（外挂 Flash/EEPROM）；若不保存，可降级为上电周期内保持
多游戏并存时各游戏逻辑分时复用同一套显示通路，避免复制整套显示驱动
查看任务
任务6
选手可从基础题、进阶题中任选一题作答。进阶题整体难度更高，完成进阶题的作品，在大奖评选环节具备更大优势。
推荐开发板：京微齐力 HR03 FPGA 核心板
【基础题】 让 FPGA「动世界」——驱动电机转起来，并从编码器读回真实转速，第一次构成「输出 → 反馈」的完整链路（基础档先做开环）
（难度：⭐⭐⭐⭐）
使用外设：
带编码器的直流减速电机（测速电机模组）
电机驱动模块（H 桥驱动板，如 TB6612、DRV8833 类）
显示：数码管 / OLED / TFT / UART 任选（板载数码管仅 2 位，转速读数建议用 OLED/UART 显示；数码管方案须说明读数单位与换算方式）
功能要求：
通过 PWM 档位控制电机转速，档位由拨码开关或按键设定；如需电位器无级调速，可外接 ADC 模块读取
支持正转/停止/反转切换
读取编码器输出并进行脉冲计数，实时换算转速（RPM 或脉冲频率）并显示
转速读数须与 PWM 档位一致变化：档位升高、读数上升，档位降低、读数下降
技术要点建议（不强制）：
PWM 生成：计数器 + 比较器得到占空比可调的输出，频率与分辨率自定并说明
编码器信号先同步/滤波再计数；正交编码器基础档可只计单相，进阶再做方向判别与四倍频
测速推荐 M 法：固定采样周期内统计编码器脉冲数换算转速，采样周期自定并说明
电机电源与 FPGA 须共地，电机电流不经过核心板
【进阶题】从开环调速升级为闭环控制，让转速不随负载漂移
（难度：⭐⭐⭐⭐⭐）
功能要求：
闭环调速：设定目标转速，实际转速经 PID 控制（可从纯比例控制起步）收敛到目标值；用手轻压电机轴施加扰动，松开后转速恢复
或挑战位置控制：设定目标圈数/角度，电机转动到位后停止并保持
目标值与控制参数可通过按键、拨码或 UART 设定
技术要点建议（不强制）：
PID 用整数运算实现即可；本题难点在外设链路整定与调试，而非逻辑规模
控制节拍由固定定时器驱动：每个采样周期读取一次转速、计算一次控制量、更新一次 PWM 占空比
可通过 UART 输出转速曲线（如串口绘图仪），便于现场演示收敛与抗扰过程
查看任务
任务7
选手可从基础题、进阶题中任选一题作答。进阶题整体难度更高，完成进阶题的作品，在大奖评选环节具备更大优势。
基础题推荐开发板：京微齐力 HR03 FPGA 核心板
进阶题推荐开发板：核心板+电赛训练板底板
【基础题】 给 FPGA 接入一个外部数字信号源，实现一个小型逻辑分析仪/协议分析器
（难度：⭐⭐⭐⭐）
信号源可以是（任选）：
MCU
Arduino
ESP32
另一个 FPGA
I²C 传感器
SPI Flash
UART 设备
功能要求：
至少采集 4 路数字信号（CH0 ~ CH3）
采样频率不低于 10 MHz（具体数值可根据比赛实际连接方式调整）
支持至少一种触发方式（上升沿、下降沿、高电平、低电平）实现触发定位，不能只做「采样 → 存起来 → 显示」
能够显示或导出采样结果，OLED、TFT、UART 输出到 PC 均可
技术要点建议（不强制）：
数据通路：输入同步 → 采样寄存器 → Trigger → FIFO/EMB → Display
采样缓冲可用片上存储搭建 FIFO，采样深度按资源量力设置
【进阶题】在采样与触发之上实现协议自动解析。本题目能力梯度明显：4 路 + 触发 → 8 路 + 触发 → 协议解码 → TFT 直接绘制波形，档位越高难度越大，多项叠加已属极限挑战，量力而行
（难度：⭐⭐⭐⭐⭐）
功能要求：
UART 解析：显示波特率与格式（如 115200 8N1）及捕获到的数据字节
I²C 解析：显示 START、器件地址（如 0x50）、读写方向、数据字节、STOP
SPI 解析：显示 CS 有效期间传输的字节（如 12 34 56 78）
极限挑战（量力而行）：8 路采样 + 触发 + 协议解码，或在 TFT 上直接绘制波形。若多项叠加，须自行裁剪（如压缩采样深度、只解一种协议、简化显示方式），不必追求全配置
查看任务
任务8
自命题
难度
给你一块 FPGA，你能做什么？请参考其他赛道的任务难度，完成自命题项目。
若项目整体难度偏低，将视作未完成有效项目，不予通过评审。
外设自选，例如：
传感器、显示器
电机、舵机
音频、LED
通信模块
ADC/DAC
键盘、编码器
摄像头
其他数字外设
官方灵感方向（仅供参考，不是正式题目）：
FPGA 电子合成器：键盘 + DAC + OLED，多种波形、音符、音阶与简单音乐播放
FPGA 小型示波器：ADC + TFT，波形显示及频率、峰峰值、占空比测量。建议不设整屏帧缓冲、按需降低采样深度，深存储可外挂 SRAM
FPGA 协议分析仪：将题目 7 继续做大，UART/I²C/SPI/CAN/RS485 任选一种或多种，甚至自动识别波特率
FPGA 音频频谱仪：麦克风 + ADC/Audio Codec + TFT/OLED，实时 FFT 显示。FFT 规模不宜贪大（256 点以内为宜），或外挂存储；注意频率分辨率 = 采样率 / 点数，低频端显示刻度须与实际分辨率匹配
项目要求：
FPGA 是核心控制/处理单元，不得外接 MCU 完成主要工作、让 FPGA 只负责点灯
必须使用 FPGA 可编程逻辑完成核心功能，例如 FSM、DSP、PWM、DDS、协议控制器、数据采集、并行计算、图像/音频处理、电机控制
不得依赖 RISC-V / MicroBlaze 等大型软核 CPU 作为主要程序执行平台
项目复杂度应不低于其他题目
查看任务
活动奖励
活动规则
关闭详情
一、注意事项
- 下单参赛：可选购单独的FPGA核心板，或FPGA核心板+电赛训练板底板组合套件，先到先得，购买即参赛，完成任务后全额返还
- 下单福利：购买且认真填写报名表单，前46名获得由京微齐力提供的扩展坞（1份）（Ps：信息乱填取消奖励）
- 直播辅助：官方将安排1场直播辅助参赛者完成任务
- 项目提交：参赛者完成所选任务后，需在截止日期前（2026/11/15 23:59前）提交项目至电子森林，逾期无返还
- 项目审核：项目初审不合格者会退回有一次修改机会，逾期修改者取消审核资格，项目初次提交很糟糕者直接取消修改机会
- 退款规则：本期活动可选“核心板”或“核心板+电赛训练板底板套件”，选择“核心板+电赛训练板底板套件”的用户，项目报告中必须使用底板的相关功能，且需要展示在报告的实物演示及视频中，否则电赛训练板底板的部分将无法退款。
- 注意事项：项目必须是原创，禁止抄袭，抄袭直接取消返还
- 本次大赛为个人赛，不支持团队合作完成
- 大赛最终解释权归硬禾所有
Ps：作品必须是原创，禁止抄袭。
二、大赛推荐IDE & 参考资料
本次大赛指定京微齐力 HR03 FPGA 核心板官方名称为：STEP-HR03_U81（在WebIDE中可直接选用）
- 推荐小脚丫官方WebIDE：https://www.stepfpga.com/project
- WebIDE快速上手教程：快速上手小脚丫线上设计工具
- STEP-HR03-U81 硬件手册：请从平台的“附件下载”处获取
- STEP-HR03-U81 快速入门：请从平台的“附件下载”处获取
三、大赛奖励
本期活动包含前46名下单奖励（京微齐力定制扩展坞），基础奖励（返还器件采购费用+200元），以及额外奖励（一等奖、二等奖、三等奖），具体可查看“活动奖励”部分。优秀项目可获得双重奖励：基础奖励+额外奖励。
例如：张三获得了一等奖，最后得到的奖励 = 返还购买器件费用 + 200元基础奖励 + 2000元奖金
前46名下单采购开发板，可随单获赠京微齐力定制扩展坞（1个），如需退货，扩展坞也需要一起寄回。
四、材料提交
-
请在指定时间内完成任务，并按照以下要求在截止日期前提交项目
1. 项目提交
注：项目发布在电子森林，发布前请先注册/登录电子森林账号：https://www.eetree.cn/，电子森林使用说明详见
a. 项目标题：WeDesign8 - 用/基于xxx实现/完成/设计/制作xxx
b. 3-5分钟项目视频（要求横屏且1080p及以上，可长但不能短于3分钟，上传至B站、优酷等视频网站，并复制iframe代码，放于“视频代码”处）
- 简短的自我介绍
- 项目介绍和设计思路
- 项目所用硬件简介
- 软件代码介绍&演示
- 实物功能演示（使用到的开发板必须完整展示在视频中）
注：视频太短（仅几十秒），视频无实物演示功能，拍摄不清晰，镜头太晃均不合格。
c. 项目总结报告（放在电子森林我的项目-基本信息-内容描述处，报告包含但不限于以下内容，并不少于1500字）：
- 选择完成的哪个任务（例如：所选任务：xxxxx）
- 项目描述（项目的整体介绍）
- 简短的硬件介绍（所有使用到的硬件均可介绍）
- 方案框图 + 设计思路
- 原理图、PCB设计（若无PCB设计，该部分省略）
- 软件流程图 + 调试软件说明 + 关键代码说明
- 实物演示及说明（注：本部分必须有图片，不能插入视频）
- 遇到的难点及解决方法
- 对本次活动的心得体会（包括意见或建议）
d. 附件
- 完整可编译代码（“设计资源 - 附件”）
- KiCad PCB工程文件（“设计资源 - KiCad文件”）（没有则无需上传）
注：项目封面图请修改，附件中没有上传源代码均被退回，抄袭的项目不予退款。
项目案例参考：
四、优秀项目评审标准
项目和视频介绍越完整，评选为优秀项目的可能性更高。
七、知识产权归属说明
- 本次竞赛结束后参赛者项目开源在电子森林，网友可以参考学习；
- 本次竞赛提交的项目及视频归属原作者、京微齐力、硬禾科技三方共同拥有，京微齐力和硬禾科技拥有发布这些项目和视频的权利；
- 关于竞赛规则最终解释权归纳芯微及硬禾科技共同所有。
往期精彩
主办方
赞助商鸣谢
Copyright © 2024 苏州硬禾信息科技有限公司 All Rights Reserved 苏ICP备19040198号